本發(fā)明專利技術(shù)提供了一種垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，屬于超大規(guī)模集成電路制造技術(shù)領(lǐng)域。本發(fā)明專利技術(shù)實(shí)現(xiàn)了垂直方向上垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成，能夠減小電路單元投影面積，實(shí)現(xiàn)進(jìn)一步微縮，延續(xù)摩爾定律。與現(xiàn)有技術(shù)相比，本發(fā)明專利技術(shù)能夠在相同器件密度下減小互連線長(zhǎng)度，降低互連線上延遲和功耗，提升電路單元性能。性能。性能。
【技術(shù)實(shí)現(xiàn)步驟摘要】
一種垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法
[0001]本專利技術(shù)屬于超大規(guī)模集成電路制造
，涉及一種垂直方向上的垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方案。
技術(shù)介紹
[0002]在摩爾定律的進(jìn)程上，等比例縮小逐漸達(dá)到器件尺寸的光刻極限和物理極限，短溝道效應(yīng)和持續(xù)上升的微縮成本使Scaling down的進(jìn)程受阻。柵長(zhǎng)和接觸孔尺寸彼此競(jìng)爭(zhēng)且同時(shí)受限于每個(gè)節(jié)點(diǎn)固定的CGP尺寸，因此作為摩爾定律的延續(xù)，由此提出的垂直溝道結(jié)構(gòu)，使柵長(zhǎng)不再受限于投影面積，緩解了短溝道效應(yīng)，并且具有更低的寄生電阻和電容。
[0003]目前，見諸報(bào)道的垂直溝道器件的集成方案采用單層器件水平方向互連布線實(shí)現(xiàn)，N型器件與P型器件仍舊存在最小隔離距離的限制，阻礙了電路單元面積的進(jìn)一步微縮。同時(shí)水平布線長(zhǎng)度隨集成密度和器件數(shù)量的增加而大幅增加，與器件本身的延遲相比，互連線上的RC延遲將成為電路延遲的主要部分，同時(shí)導(dǎo)致電路單元功耗上升。
[0004]因此，為進(jìn)一步實(shí)現(xiàn)電路單元面積微縮，降低電路延遲和功耗，業(yè)界亟需一種新的垂直溝道器件的集成方案。
技術(shù)實(shí)現(xiàn)思路
[0005]針對(duì)以上問題，本專利技術(shù)提供一種垂直方向上的N型器件和P型器件集成方法，有利于實(shí)現(xiàn)電路面積微縮和性能提升。
[0006]本專利技術(shù)的技術(shù)方案如下：
[0007]一種垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，包括如下步驟：
[0008]A.在襯底上外延形成底層器件重?fù)诫s的下有源區(qū)，作為下層垂直溝道器件的底層源/漏，并形成器件間隔離；
[0009]B.沉積下層器件假柵疊層；
[0010]C.沉積一層犧牲層材料，通過光刻和各向異性刻蝕對(duì)犧牲層進(jìn)行圖形化，其大小形狀定義下層器件的頂部有源區(qū)和上層器件的底部有源區(qū)的共用互連；
[0011]D.沉積上層器件假柵疊層；
[0012]E.刻蝕深孔暴露步驟A中所述有源區(qū)表面；
[0013]F.通過選擇性外延依次形成下層器件溝道、下層器件的頂部有源區(qū)、上層器件的底部有源區(qū)、上層器件溝道、上層器件的頂部源區(qū)；
[0014]G.形成層間介質(zhì)，并去除局部互連犧牲層，填充互連金屬；
[0015]H.去除假柵犧牲層，填充HKMG材料；
[0016]I.形成器件各端的金屬接觸；
[0017]J.按現(xiàn)有的后端工藝完成垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管在垂直方向上的集成。
[0018]進(jìn)一步，所述步驟A具體包括：
[0019]A1.在半導(dǎo)體襯底上外延一層重?fù)诫s的半導(dǎo)體層，摻雜可由原位外延形成，也可以
通過離子注入形成；
[0020]A2.在有源區(qū)上沉積一層硬掩膜，并光刻刻蝕使其圖形化，其面積定義有源區(qū)面積；
[0021]A3.以硬掩膜圖形刻蝕形成下層器件的底部有源區(qū)，以及形成器件間隔離。
[0022]進(jìn)一步，所述步驟B具體包括：
[0023]B1.沉積一層介質(zhì)作為下層器件的柵隔離材料，用于定義下有源區(qū)與柵之間的擴(kuò)展區(qū)(LDD)長(zhǎng)度；
[0024]B2.沉積一層犧牲層材料作為下層器件的假柵，其厚度定義下層器件的柵長(zhǎng)；
[0025]B3.通過光刻和各向異性刻蝕對(duì)假柵層進(jìn)行圖形化，形成柵線條；
[0026]B4.沉積一層介質(zhì)作為下層器件的柵隔離材料并通過CMP實(shí)現(xiàn)平坦化，用于定義上有源區(qū)厚度及其與柵之間的擴(kuò)展區(qū)(LDD)長(zhǎng)度。
[0027]進(jìn)一步，所述步驟D具體包括：
[0028]D1.沉積一層介質(zhì)作為上層器件的柵隔離材料并通過CMP實(shí)現(xiàn)平坦化，用于定義下有源區(qū)厚度及其與柵之間的擴(kuò)展區(qū)(LDD)長(zhǎng)度；
[0029]D2.沉積一層犧牲層材料作為上層器件的假柵，其厚度定義上層器件的柵長(zhǎng)；
[0030]D3.通過光刻和各向異性刻蝕對(duì)假柵層進(jìn)行圖形化，形成柵線條；
[0031]D4.沉積一層介質(zhì)作為上層器件的柵隔離材料并通過CMP實(shí)現(xiàn)平坦化，用于定義上有源區(qū)與柵之間的擴(kuò)展區(qū)(LDD)長(zhǎng)度。
[0032]進(jìn)一步，所述步驟F具體包括：
[0033]F1.通過選擇性外延形成下層器件的底部有源區(qū)與柵之間的擴(kuò)展區(qū)；
[0034]F2.通過選擇性外延形成下層器件的輕摻雜溝道；
[0035]F3.通過選擇性外延形成下層器件的頂部有源區(qū)與柵之間的擴(kuò)展區(qū)和重?fù)诫s源/漏，其頂部界面應(yīng)位于步驟C中所述犧牲層材料厚度范圍內(nèi)；
[0036]F4.通過選擇性外延形成上層器件的重?fù)诫s底部源/漏和有源區(qū)與柵之間的擴(kuò)展區(qū)；
[0037]F5.通過選擇性外延形成上層器件的輕摻雜溝道；
[0038]F6.通過選擇性外延形成上層器件的頂部有源區(qū)與柵之間的擴(kuò)展區(qū)和重?fù)诫s源/漏。
[0039]進(jìn)一步，所述步驟G具體包括：
[0040]G1.沉積一層層間介質(zhì)并CMP平坦化；
[0041]G2.通過光刻刻蝕暴露局部互連犧牲層表面；
[0042]G3.通過各向同性刻蝕去除犧牲層材料；
[0043]G4.通過各向同性生長(zhǎng)局部互連金屬材料，保證G2中犧牲層去除后形成的空洞被全部填充；
[0044]G5.通過各項(xiàng)異性刻蝕去除步驟G1中介質(zhì)頂部生長(zhǎng)的金屬材料
[0045]進(jìn)一步，所述步驟H具體包括：
[0046]H1.通過光刻和各項(xiàng)異性刻蝕定義窗口同時(shí)暴露上層器件和下層器件的假柵層；
[0047]H2.通過各項(xiàng)同性腐蝕去除假柵材料；
[0048]H3.通過各項(xiàng)同性保形性依次填充柵氧化層材料和金屬柵材料，保證步驟H2中假
柵去除后形成的空洞被全部填充；
[0049]H4.通過各項(xiàng)異性刻蝕去除步驟H1中介質(zhì)頂部生長(zhǎng)的金屬和柵介質(zhì)材料。
[0050]進(jìn)一步，所述步驟I具體包括：
[0051]I1.沉積一層介質(zhì)作層間隔離，并通過CMP實(shí)現(xiàn)平坦化；
[0052]I2.通過光刻、各向異性刻蝕形成器件各端的接觸孔；
[0053]I3.各接觸孔中填充金屬M(fèi)etal 0；
[0054]I4.對(duì)金屬M(fèi)etal 0進(jìn)行CMP，實(shí)現(xiàn)器件之間的導(dǎo)電層分離，達(dá)到器件隔離的效果。
[0055]進(jìn)一步，所述襯底為體硅襯底、SOI襯底、體鍺襯底或GOI襯底。
[0056]進(jìn)一步，所述作為導(dǎo)電層的填充金屬M(fèi)etal 0，要求具備低的電阻率，可選擇W、Cu等。
[0057]本專利技術(shù)的優(yōu)點(diǎn)和積極效果如下：
[0058]1)與現(xiàn)有的垂直溝道器件水平集成方式相比，本專利技術(shù)采用垂直方向的N/P器件集成能夠減小電路單元投影面積，實(shí)現(xiàn)進(jìn)一步微縮，延續(xù)摩爾定律；
[0059]2)本專利技術(shù)能夠在相同器件密度下減小互連線長(zhǎng)度，降低互連線上延遲和功耗，提升電路單元性能。
附圖說明
[0060]圖1～圖19為本專利技術(shù)具體實(shí)施例中制備垂直方向集成垂直溝道CMOS器件的各關(guān)鍵工藝的示意圖。各圖中，(a)為俯視圖，(b)為(a)中沿A
?
A
’
的剖面圖，(c本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
1.一種垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，其特征在于，包括如下步驟：A.在襯底上外延形成底層器件重?fù)诫s的下有源區(qū)，作為下層垂直溝道器件的底層源/漏，并形成器件間隔離；B.沉積下層器件假柵疊層；C.沉積一層犧牲層材料，通過光刻和各向異性刻蝕對(duì)犧牲層進(jìn)行圖形化，其大小形狀定義下層器件的頂部有源區(qū)和上層器件的底部有源區(qū)的共用互連；D.沉積上層器件假柵疊層；E.刻蝕深孔暴露步驟A中所述有源區(qū)表面；F.通過選擇性外延依次形成下層器件溝道、下層器件的頂部有源區(qū)、上層器件的底部有源區(qū)、上層器件溝道、上層器件的頂部源區(qū)；G.形成層間隔離，并去除局部互連犧牲層，填充互連金屬；H.去除假柵犧牲層，填充HK、MG材料；I.形成器件各端的金屬接觸；J.按現(xiàn)有的后端工藝完成垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管在垂直方向上的集成。2.如權(quán)利要求1所述的垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，其特征在于，所述步驟A具體包括：A1.在半導(dǎo)體襯底上外延一層重?fù)诫s的半導(dǎo)體層，摻雜由原位外延形成或通過離子注入形成；A2.在有源區(qū)上沉積一層硬掩膜，并光刻刻蝕使其圖形化，其面積定義有源區(qū)面積；A3.以硬掩膜圖形刻蝕形成下層器件的底部有源區(qū)。3.如權(quán)利要求1所述的垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，其特征在于，所述步驟B具體包括：B1.沉積一層介質(zhì)作為下層器件的柵隔離材料，用于定義下有源區(qū)與柵之間的擴(kuò)展區(qū)長(zhǎng)度；B2.沉積一層犧牲層材料作為下層器件的假柵，其厚度定義下層器件的柵長(zhǎng)；B3.通過光刻和各向異性刻蝕對(duì)假柵層進(jìn)行圖形化，形成柵線條；B4.沉積一層介質(zhì)作為下層器件的柵隔離材料并通過CMP實(shí)現(xiàn)平坦化，用于定義上有源區(qū)厚度及其與柵之間的擴(kuò)展區(qū)長(zhǎng)度。4.如權(quán)利要求1所述的垂直溝道互補(bǔ)場(chǎng)效應(yīng)晶體管的集成方法，其特征在于，所述步驟D具體包括：D1.沉積一層介質(zhì)作為上層器件的柵隔離材料并通過CMP實(shí)現(xiàn)平坦化，用于定義下有源區(qū)厚度及其與柵之間的擴(kuò)展區(qū)長(zhǎng)度；D2.沉積一層犧牲層材料作為上層器件的假柵，其厚度定義上層器件的柵長(zhǎng)；D3.通過光刻和各向異性刻蝕對(duì)假柵層進(jìn)行圖形化，形成柵線條；D4.沉積一層介質(zhì)作為上層器件的柵隔...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：黎明，畢然，
申請(qǐng)(專利權(quán))人：北京知識(shí)產(chǎn)權(quán)運(yùn)營(yíng)管理有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。