【技術實現(xiàn)步驟摘要】
本專利技術涉及集成電路封裝，尤其涉及能夠增加干擾源之間的隔離度的集成電路封裝結構。
技術介紹
1、同一芯片的兩個射頻信號發(fā)射機電路可能會互相干擾，尤其是當它們足夠接近時。一般而言，該兩個射頻信號發(fā)射機電路連接至它們各自的信號墊，然后經(jīng)由接合線連接至它們各自的信號引腳。雖然上述封裝結構簡單，但在該封裝結構下，該兩個射頻信號發(fā)射機電路之間的隔離度不佳。
技術實現(xiàn)思路
1、公開的目的之一在于提供一種集成電路封裝結構，以增加干擾源之間的隔離度。
2、本公開的集成電路封裝結構的一實施例包含一裸晶、一裸晶墊、至少一向下接合線、一引腳架以及與多條接合線。該裸晶包含：一第一干擾源(例如：一第一射頻信號發(fā)射機電路)；一第一信號墊，其耦接該第一干擾源；一第二干擾源(例如：一第二射頻信號發(fā)射機電路)；一第二信號墊，其耦接該第二干擾源；一第一接地墊；以及一第二接地墊，其耦接該第一接地墊，其中該兩個接地墊均位于該第一干擾源與該第二干擾源之間。該裸晶墊承載該裸晶。該至少一向下接合線耦接該第二接地墊與該裸晶墊的至少一接地點。該引腳架包含：一第一信號引腳；一第二信號引腳；以及m個接地引腳，其位于該第一信號引腳與該第二信號引腳之間，其中該m為一正整數(shù)。該多條接合線包含一第一接合線、一第二接合線與n條第三接合線，其中該n為一正整數(shù)。該第一接合線耦接該第一信號墊與該第一信號引腳。該第二接合線耦接該第二信號墊與該第二信號引腳。該n條第三接合線耦接該第一接地墊與該m個接地引腳。
3、本公開的集成電路
4、本公開的集成電路封裝結構的一實施例包含一裸晶、一裸晶墊、至少一向下接合線、一引腳架以及與多條接合線。該裸晶包含：一第一干擾源(例如：一第一射頻信號發(fā)射機電路)；一第一信號墊，其耦接該第一干擾源；一第二干擾源(例如：一第二射頻信號發(fā)射機電路)；一第二信號墊，其耦接該第二干擾源；一第一接地墊；以及一第二接地墊，其中該第一接地墊與該第二接地墊均位于該第一干擾源與該第二干擾源之間。該裸晶墊承載該裸晶。該至少一向下接合線耦接該第二接地墊與該裸晶墊的至少一接地點。該引腳架包含：一第一信號引腳；一第二信號引腳；以及m個接地引腳，其位于該第一信號引腳與該第二信號引腳之間，其中該m為一正整數(shù)。該多條接合線包含一第一接合線、一第二接合線與n條第三接合線，其中該n為一正整數(shù)。該第一接合線耦接該第一信號墊與該第一信號引腳。該第二接合線耦接該第二信號墊與該第二信號引腳。該n條第三接合線耦接該第一接地墊與該m個接地引腳。
5、有關本專利技術的特征、實作與技術效果，茲配合附圖作優(yōu)選實施例詳細說明如下。
本文檔來自技高網(wǎng)...【技術保護點】
1.一種集成電路封裝結構，能夠增加干擾源之間的隔離度，該封裝包含：
2.如權利要求1所述的集成電路封裝結構，其中該裸晶進一步包含：K個接地墊，位于該第一干擾源與該第二干擾源之間，并耦接該M個接地引腳的至少其中之一，其中該K為正整數(shù)。
3.如權利要求2所述的集成電路封裝結構，其中該K個接地墊經(jīng)由至少一走線耦接該第一接地墊與該第二接地墊的至少其中的一。
4.如權利要求2所述的集成電路封裝結構，其中該K個接地墊經(jīng)由該N條第三接合線的至少一部分耦接該M個接地引腳的至少一部分。
5.如權利要求1所述的集成電路封裝結構，其中該第一干擾源與該第二干擾源分別為一第一射頻信號發(fā)射機電路與一第二射頻信號發(fā)射機電路。
6.如權利要求5所述的集成電路封裝結構，其中該第一射頻信號發(fā)射機電路的一第一輸出信號的頻率異于該第一射頻信號發(fā)射機電路的一第二輸出信號的頻率。
7.一種集成電路封裝結構，能夠增加干擾源之間的隔離度，該封裝包含：
8.如權利要求7所述的集成電路封裝結構，其中該裸晶進一步包含：K個接地墊，位于該第一干擾源與該
9.一種集成電路封裝結構，能夠增加干擾源之間的隔離度，該封裝包含：
10.如權利要求9所述的集成電路封裝結構，其中該裸晶進一步包含：K個接地墊，位于該第一干擾源與該第二干擾源之間，并耦接該M個接地引腳的至少其中之一，其中該K為正整數(shù)。
...【技術特征摘要】
1.一種集成電路封裝結構，能夠增加干擾源之間的隔離度，該封裝包含：
2.如權利要求1所述的集成電路封裝結構，其中該裸晶進一步包含：k個接地墊，位于該第一干擾源與該第二干擾源之間，并耦接該m個接地引腳的至少其中之一，其中該k為正整數(shù)。
3.如權利要求2所述的集成電路封裝結構，其中該k個接地墊經(jīng)由至少一走線耦接該第一接地墊與該第二接地墊的至少其中的一。
4.如權利要求2所述的集成電路封裝結構，其中該k個接地墊經(jīng)由該n條第三接合線的至少一部分耦接該m個接地引腳的至少一部分。
5.如權利要求1所述的集成電路封裝結構，其中該第一干擾源與該第二干擾源分別為一第一射頻信號發(fā)射機電路與一第二射頻信號發(fā)射機電路。
【專利技術屬性】
技術研發(fā)人員：張凱彥，
申請(專利權)人：瑞昱半導體股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。