本發明公開了一種半導體器件及其制造方法，涉及半導體技術領域，以使沿半導體基底的厚度方向間隔分布的N型環柵晶體管和P型環柵晶體管中的溝道區具有不同的電學導通特性，且提升半導體器件的良率。半導體器件包括第一半導體基底、N型環柵晶體管、P型環...

本發明公開了一種環柵晶體管及其制造方法，涉及半導體技術領域，用于控制寄生溝道與源/漏區之間的漏電，提高環柵晶體管的電學性能。所述環柵晶體管包括：半導體基底、有源結構、柵堆疊結構和介質隔離結構。有源結構設置于半導體基底上。有源結構包括源/...

本發明公開了一種半導體器件及其制造方法，涉及半導體技術領域，以在同一半導體襯底上實現具有較厚的柵介質層的環柵晶體管與半導體器件和/或集成電路中其余環柵晶體管的制造，降低上述兩種環柵晶體管的集成難度。所述半導體器件包括：半導體襯底、第一環...

本發明公開一種半導體器件的制造方法，涉及半導體技術領域，以提高半導體器件的良率和工作性能。半導體器件的制造方法包括在半導體基底上形成鰭狀結構。鰭狀結構包括交替層疊設置的犧牲層和溝道層；溝道層和犧牲層中的至少一者的材料中含有鍺。形成橫跨在...

本發明公開了一種半導體器件及其制造方法，涉及半導體技術領域，以抑制寄生溝道漏電，提高半導體器件的工作性能。所述半導體器件包括：半導體基底、以及形成在半導體基底上的有源結構、漏電抑制結構和柵堆疊結構。漏電抑制結構的導電類型與有源結構包括的...

本發明公開了一種半導體器件及其制造方法，涉及半導體技術領域，用于防止寄生溝道漏電，提高半導體器件的工作性能，且提高半導體器件的良率。所述半導體器件包括半導體基底、有源結構、柵堆疊結構、內側墻以及介質隔離結構。有源結構直接設置在埋氧化層上...

本發明公開一種半導體器件及其制造方法，涉及半導體技術領域，以抑制寄生溝道漏電，提高半導體器件的工作性能，且提高半導體器件的良率。所述半導體器件包括半導體基底、有源結構和柵堆疊結構。半導體基底包括依次層疊設置的硅襯底、埋氧化層和頂硅層。有...

本申請提供半導體結構及其形成方法，所述半導體結構包括：半導體襯底，所述半導體襯底表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，所述犧牲層中鍺的濃度從所述犧牲層的頂面到所述犧牲層的...

本申請提供半導體結構及其形成方法，所述半導體結構包括：半導體襯底，所述半導體襯底表面依次形成有鰭部以及偽柵極結構，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述犧牲層的材料為硅鍺，其中，鄰接所述半導體襯底的犧牲層中鍺的濃度高于其余犧牲層...

本申請提供一種半導體結構及其形成方法，其中形成方法包括：提供半導體襯底；在半導體襯底上依次形成犧牲種子層和溝道種子層；在溝道種子層上形成分立的堆疊結構，且堆疊結構包括交替堆疊的犧牲層和溝道層；去除犧牲層的側壁的部分區域，并在相應位置形成...

本申請提供半導體結構及其形成方法，所述半導體結構包括：半導體襯底，所述半導體襯底表面形成有若干依次堆疊的犧牲層和溝道層以及貫穿所述犧牲層和溝道層并延伸至所述半導體襯底中的第一溝槽和第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度；襯邊...

本發明提供了一種垂直溝道互補場效應晶體管的集成方法，屬于超大規模集成電路制造技術領域。本發明實現了垂直方向上垂直溝道互補場效應晶體管的集成，能夠減小電路單元投影面積，實現進一步微縮，延續摩爾定律。與現有技術相比，本發明能夠在相同器件密度...

本申請提供半導體結構及其形成方法，所述半導體結構包括：半導體襯底，所述半導體襯底表面依次形成有鰭部以及柵極結構，其中，所述鰭部包括若干依次堆疊的犧牲層和溝道層，所述若干犧牲層兩側形成有凹部；阻擋層，位于所述凹部底部和側壁；內側墻，位于所...