本發明提出一種延遲鎖相環電路，包括：延時分配電路，對第零延時信號延遲數字延時時長以產生延時信號，對延時信號分別延遲第一參考時長、模擬延時時長和第二參考時長以對應產生第一時鐘信號、第二時鐘信號和第三時鐘信號，根據第一時鐘信號、第二時鐘信號...

本發明提出一種延時分配電路，包括：級數可調數字延時電路，根據總延時時長對第零延時信號延遲m倍的預設時長并產生延時信號；數字延時參考電路，對延時信號延遲參考時長并產生第一時鐘信號；模擬延時電路，根據總延時時長對延時信號延遲模擬延時時長并產...

本發明提出一種真隨機數產生電路，包括第一振蕩電路、第二振蕩電路和隨機數采集電路，其中，第一振蕩電路，被配置為基于模擬噪聲信號對第一偏置電壓和第二偏置電壓的影響以及輸入電壓對所述第一偏置電壓和所述第二偏置電壓的影響產生比較結果，再基于比較...

本發明提出一種延遲鎖相環電路，包括：延時分配電路，根據總延時時長對第零延時信號延遲m倍的預設時長并產生延時信號，對延時信號分別延遲參考時長和模擬延時時長以對應產生第一時鐘信號和第二時鐘信號，根據第一時鐘信號和第二時鐘信號和第三時鐘信號的...

本發明提出一種延時分配電路，包括：級數可調數字延時電路，對第零延時信號延遲m倍的預設時長以產生延時信號；第一、第二延時參考電路、模擬延時電路，對延時信號延遲第一、第二參考時長、模擬延時時長并產生第一、第三、第二時鐘信號；相位比較電路，根...

本發明提出了一種測量MOS電容的電容值的電路。該電路包括：充放電路徑，被配置為在第一控制信號和/或第二控制信號的控制下，對MOS電容進行充電或放電以產生指示MOS電容兩端電壓差的電容電壓，其中，以第一恒定電流對MOS電容充電或放電；比較...

本發明提出了一種延時監測方法。先讓低頻輸入信號經過沒有延時功能元件的第一支路以測出第一平均電壓值的變化曲線，進而獲取第一脈寬差和第二脈寬差；再讓低頻輸入信號經過包括延時器的第二支路以測出第二平均電壓值；在不改變低頻輸入信號的周期的前提下...

本申請是申請號為2024100901656的分案申請。本發明提出了一種用于監測閾值電壓的電路，包括：奇數個波動電路，被配置輸入信號由第一電平轉換為第二電平時，奇數個波動電路監測奇數個波動電路中第一待測管的閾值電壓的變化并產生指示由第一電...

本申請是申請號為2024100901656的分案申請。本發明提出了一種用于監測閾值電壓的電路。包括：奇數個波動電路，被配置為在輸入信號由第一電平轉換為第二電平時，奇數個波動電路監測奇數個波動電路中第一待測管的閾值電壓的變化并產生指示由第...

本申請是申請號為2023117290871的分案申請。本發明提出了一種擺率控制電路。擺率控制電路包括比例計算電路，被配置為并行接收當前預設周期內的多個第一信號，并基于當前預設周期內的多個第一信號、上一預設周期內的多個調整后的第一信號和針...

本申請是申請號為2023117290871的分案申請。本發明提出了一種擺率控制電路。擺率控制電路包括比例計算電路，被配置為并行接收當前預設周期內的多個第一信號，并基于當前預設周期內的多個第一信號、上一預設周期內的多個調整后的第一信號和針...

本發明提出一種用于監測閾值電壓的方法，包括：奇數個波動電路獲取輸入信號，奇數個波動電路依次連接；當輸入信號由第一電平轉換為第二電平時，奇數個波動電路監測第一待測管的閾值電壓的變化并產生指示由第一電平轉換為第二電平所需時長的第一信號；當輸...

本發明提出了一種用于監測閾值電壓的電路。包括：奇數個波動電路，被配置為分別接收輸入信號和反相后的輸入信號，輸入信號由第一電平轉換為第二電平時，奇數個波動電路監測奇數個波動電路中第一待測管的閾值電壓的變化并產生指示由第一電平轉換為第二電平...

本發明提出了一種擺率控制電路。擺率控制電路包括比例計算電路，被配置為并行接收當前預設周期內的多個第一信號，并基于當前預設周期內的多個第一信號、上一預設周期內的多個調整后的第一信號和針對多個第一信號反相后的多個第二信號生成第一指示電壓和第...

本申請是申請號為2023114149383的分案申請。本公開涉及失效延緩電路，應用于芯片，包括至少一個邏輯門電路和至少一個開關管，邏輯門電路包括并聯連接的第一支路和第二支路。其中，第一支路與目標電壓連接，第二支路通過開關管與目標電壓連接...

本申請是申請號為2023114149383的分案申請。本公開涉及降低負偏置溫度不穩定性效應的電路，應用于芯片，包括至少一個邏輯門電路和至少一個開關管，邏輯門電路包括并聯連接的第一支路和第二支路。其中，第一支路與目標電壓連接，第二支路通過...

本發明提出了一種延時監測電路。低頻輸入信號經過延時選擇電路中的第一支路以獲得第一平均電壓值，通過調節低頻輸入信號的第一電平的脈寬以測出第一振蕩信號的振蕩周期和第一振蕩信號的第一電平的脈寬，再將同一低頻輸入信號經過有延時器的第二支路以測出...

本申請是申請號為2023114149383的分案申請。本公開涉及降低正偏置溫度不穩定性效應的電路，應用于芯片，包括至少一個邏輯門電路和至少一個開關管，邏輯門電路包括并聯連接的第一支路和第二支路。其中，第一支路與目標電壓連接，第二支路通過...

本公開涉及降低偏置溫度不穩定性效應的電路，應用于芯片，包括至少一個邏輯門電路和至少一個開關管，邏輯門電路包括并聯連接的第一支路和第二支路。其中，第一支路與目標電壓連接，第二支路通過開關管與目標電壓連接。開關管被配置為在芯片處于待機狀態時...