本公開提供了一種封裝結(jié)構(gòu)及其制造方法，該封裝結(jié)構(gòu)包括：基板；中介層，位于基板上；中介層包括相對的第一表面和第二表面；第二表面面向基板；至少一個芯片，位于第一表面上；第一散熱結(jié)構(gòu)，位于中介層中并從第二表面顯露；第一導(dǎo)熱結(jié)構(gòu)，位于中介層中并...

本申請實施例提供一種多孔膜層的制造方法、封裝基板以及芯片，其中，該制造方法包括：提供行星架；行星架包括多個行星盤和固定在行星盤上的基座；行星盤繞行星架的法線公轉(zhuǎn)并繞行星盤所在平面的法線自轉(zhuǎn)；基座包括相對設(shè)置的第一面和第二面；第一面貼合行...

本公開提供了一種封裝結(jié)構(gòu)及其制造方法，該封裝結(jié)構(gòu)包括：封裝體，包括向上開口的容納腔；芯片，位于容納腔中；芯片的表面具有感光區(qū)域；透光蓋板，位于芯片上方；透光蓋板與容納腔的內(nèi)壁之間的空間構(gòu)成第一槽；第一槽用于容置粘接透光蓋板和封裝體的膠體...

本公開實施例公開了一種半導(dǎo)體材料的蝕刻方法及蝕刻機臺的控制方法，所述蝕刻方法包括：提供半導(dǎo)體層，對所述半導(dǎo)體層執(zhí)行第一蝕刻以及第二蝕刻以形成凹穴；所述第一蝕刻以及所述第二蝕刻中至少包括使用等離子體偏置轟擊所述半導(dǎo)體層；所述第二蝕刻中的等...

本公開提供了一種半導(dǎo)體鍵合結(jié)構(gòu)及其形成方法，半導(dǎo)體鍵合結(jié)構(gòu)包括沿第一方向堆疊排布的第一半導(dǎo)體結(jié)構(gòu)、第二半導(dǎo)體結(jié)構(gòu)和凸塊鍵合結(jié)構(gòu)；凸塊鍵合結(jié)構(gòu)包括：與第一半導(dǎo)體結(jié)構(gòu)連接的第一凸塊，包括沿第一方向依次堆疊排布的第一導(dǎo)電層、第二導(dǎo)電層和第三導(dǎo)...

本申請涉及半導(dǎo)體領(lǐng)域，公開了一種缺陷檢測裝置、方法和超聲波顯微鏡。缺陷檢測裝置包括：掃描探頭和介質(zhì)液控制模塊。介質(zhì)液控制模塊的控制頭設(shè)置于掃描探頭上，且包圍掃描探頭的側(cè)壁。在掃描探頭移動至目標晶片的正上方的情況下，介質(zhì)液控制模塊向目標晶...

本公開提供了一種晶圓鍵合結(jié)構(gòu)的缺陷分析方法及裝置、計算機可讀介質(zhì)，所述晶圓鍵合結(jié)構(gòu)的缺陷分析方法包括：提供晶圓鍵合結(jié)構(gòu)；所述晶圓鍵合結(jié)構(gòu)包括沿第一方向堆疊排布的第一晶圓和第二晶圓；所述第一晶圓包括經(jīng)邊緣修剪得到的側(cè)面；所述第一晶圓與所述...

本申請公開了一種半導(dǎo)體堆疊結(jié)構(gòu)及其制備方法，涉及半導(dǎo)體技術(shù)領(lǐng)域，本申請的半導(dǎo)體堆疊結(jié)構(gòu)的制備方法，包括：提供多個已經(jīng)在第一區(qū)域完成一次測試的晶圓，晶圓的測試焊盤還包括第二區(qū)域，第二區(qū)域上具有鈍化層；采用光刻工藝去除第二區(qū)域上的鈍化層，并...

本申請實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法以及半導(dǎo)體封裝結(jié)構(gòu)。該制造方法包括：提供基底；在基底中形成盲孔；在盲孔中形成銅合金；銅合金包括犧牲金屬；采用電化學(xué)去合金法去除銅合金中的犧牲金屬形成多孔銅；多孔銅的孔隙率范圍為2％至25％。

本申請?zhí)峁┮环N半導(dǎo)體處理裝置及其控制方法，涉及半導(dǎo)體技術(shù)領(lǐng)域，包括機臺，機臺設(shè)置有用于等離子刻蝕的制程腔，制程腔分別連通有緩存區(qū)和存料區(qū)，晶圓依次經(jīng)過緩存區(qū)、制程腔和存料區(qū)；還包括有除氣模塊和輸氣模塊，除氣模塊用于在晶圓從制程腔轉(zhuǎn)運到存...

本申請實施例提供一種芯片分選設(shè)備及芯片分選方法。其中，芯片分選設(shè)備包括：測試裝置，用于對待選晶圓的多個待選芯片進行測試并獲取多個待選芯片的測試結(jié)果；測試結(jié)果用于表征多個待選芯片分類為多個不同等級的芯片；取盤裝置，用于根據(jù)測試結(jié)果將一待選...

本公開實施例提供一種鍵合結(jié)構(gòu)及鍵合結(jié)構(gòu)的制造方法，所述制造方法包括：提供第一半導(dǎo)體結(jié)構(gòu)，所述第一半導(dǎo)體結(jié)構(gòu)包括從第一半導(dǎo)體層的鍵合面向內(nèi)延伸的導(dǎo)電柱；在所述第一半導(dǎo)體層的鍵合面上形成第一鍵合層；所述第一鍵合層包括第一鍵合焊盤，所述第一鍵...

本申請實施例公開了一種鍵合對準方法及裝置。所述鍵合對準方法包括：獲取第一鍵合對象的第一標識和設(shè)置第一鍵合對象的取物臺的第一參考標識，并確定第一標識與第一參考標識之間的第一相對位置。獲取第二鍵合對象的第二標識和設(shè)置第二鍵合對象的載物臺的第...

本申請實施例公開了一種半導(dǎo)體結(jié)構(gòu)及其制作方法、半導(dǎo)體器件。所述半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體基板，導(dǎo)電柱和應(yīng)力消除結(jié)構(gòu)。導(dǎo)電柱設(shè)置于半導(dǎo)體基板內(nèi)。應(yīng)力消除結(jié)構(gòu)設(shè)置于導(dǎo)電柱沿垂直于半導(dǎo)體基板厚度方向的至少一側(cè)；應(yīng)力消除結(jié)構(gòu)包括空腔。

本申請實施例提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。其中，半導(dǎo)體封裝結(jié)構(gòu)包括：第一半導(dǎo)體芯片，包括第一硅通孔；第二半導(dǎo)體芯片，在堆疊方向上位于第一半導(dǎo)體芯片上，包括第二硅通孔；第一連接結(jié)構(gòu)，位于第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，連接第一硅...

本公開實施例提供了一種半導(dǎo)體器件及其制造方法、存儲器系統(tǒng)；其中，半導(dǎo)體器件包括：第一芯片；多個半導(dǎo)體結(jié)構(gòu)，位于第一芯片在第一方向上的一側(cè)表面，且均與第一芯片耦接；多個半導(dǎo)體結(jié)構(gòu)在第二方向上間隔排布，和/或，在第三方向上間隔排布；第二方向...

本發(fā)明公開一種柔性阻變存儲器及其制備方法，涉及太陽能電池技術(shù)領(lǐng)域，該方法包括：提供柔性導(dǎo)電玻璃，并對柔性導(dǎo)電玻璃進行預(yù)處理使其表面潔凈；將PbI<subgt;2</subgt;、FAI、MAI和MACl組成的混合溶質(zhì)溶解于二...

本申請?zhí)峁┮环N真空吸附裝置及晶圓加工設(shè)備，涉及晶圓加工技術(shù)領(lǐng)域。該真空吸附裝置包括：基座、設(shè)置在基座上的真空吸盤和角度調(diào)節(jié)組件，真空吸盤包括多個子吸盤，子吸盤具有相對的第一表面和第二表面，第一表面用于吸附待固定件，角度調(diào)節(jié)組件用于分別驅(qū)...

本申請?zhí)峁┮环N基于背面供電的互連結(jié)構(gòu)及其制備方法，涉及集成電路技術(shù)領(lǐng)域，通過利用金屬化的納米埋入式電源軌對金屬化的背面接觸孔實現(xiàn)在外延層背面形成電源布線層，即實現(xiàn)背面供電，這樣不僅能夠有效緩解傳統(tǒng)電源線和信號線同側(cè)布置所導(dǎo)致的高壓降，提...

本申請?zhí)峁┮环N基于背面供電的互連結(jié)構(gòu)及其制備方法，涉及集成電路技術(shù)領(lǐng)域，通過利用金屬化的正面納米通孔對金屬化的背面納米通孔實現(xiàn)在外延層背面形成電源布線層，即實現(xiàn)背面供電，這樣能夠有效緩解傳統(tǒng)電源線和信號線同側(cè)布置所導(dǎo)致的高壓降，提高功率...