本發明涉及一種處理器指令預取和指令解析設計系統，包括指令存儲模塊、指令解析模塊、指令拼接模塊和指令預取模塊，指令存儲模塊可以針對模塊中的寄存器狀態和指令解析模塊的解析結果，對當前的指令進行連續存儲；所述的指令解析模塊可以解析出當前指令的...

本發明涉及一種核心安全啟動平臺及方法，所述核心安全啟動平臺包括SPI Master模塊、SPBU模塊、ASP核心模塊，所述SPBU模塊從SPI Flash中讀取配置信息進行配置，根據主狀態機的狀態跳轉完成PLL升頻、時鐘切換、存儲器自測...

本發明公開一種多核CPU的memory測試方法，屬于memory測試領域。多核CPU在MBIST測試狀態下，當狀態機FSM接收到開始指令后同時選通每個內核中第一類memory，狀態機FSM控制測試向量產生電路產生針對第一類memory的...

本發明涉及一種基于FPGA的高速數據SATA接口新型驗證模組及方法，屬于芯片驗證中的FPGA原型驗證領域。新型高速數據SATA接口的驗證模組主要包括高速數據SATA接口控制模塊、時鐘轉換模塊、復位模塊、K碼檢測模塊以及PMA模塊。所述高...

本發明公開一種高速數據Rapidio自適應接口新型自適應驗證方法，屬于芯片驗證領域。高速數據Rapidio接口控制端加載并解析高速數據協議，與物理編碼層進行數據交互；物理編碼層包括數據編碼和CRC校驗編碼，將高速數據Rapidio接口控...

本發明公開一種PCIE轉SATA的多態性低延時自適應電路，屬于集成電路領域，包括復位模塊、時鐘模塊、配置模塊、調試模塊、PCIE數據接收和處理模塊、SATA數據處理模塊、SATA數據收發模塊和速率自適應模塊。復位模塊用于復位電路；時鐘模...

本發明涉及一種基于申威處理器芯片架構的TLB模擬器，通過用C++語言對申威高性能處理器芯片的TLB模塊進行功能建模，驗證其功能正確性，基于申威高性能處理器芯片架構的TLB模擬器包括指令/數據虛實地址轉換模塊、指令/數據命中模塊、指令/數...

本發明公開一種基于U

本發明涉及集成電路處理器設計驗證技術領域，具體涉及一種基于新型處理器架構的隨機指令生成環境，本發明提供的基于新型處理器架構的隨機指令生成環境，利用UVM和SystemVerilog驗證技術，主要包含對新型處理器架構所有指令進行編碼的tr...

本發明公開一種多功能應用的新型CPU檢測裝置，屬于CPU測試與應用領域，包括電源模塊、時鐘模塊、上電復位及配置STM32、CPU及其外圍功能電路；所述CPU的外圍功能電路包含JTAG接口、串口模塊、SD模塊、DDR3存儲模塊、SPI接口...

本發明涉及一種基于SIP技術的集成NandFlash顆粒SATA接口控制器以及方法,其中的SATA接口控制器電路包括了SATA固態硬盤控制器、NandFlash、LDO、SPIFlash，采用塑封SIP結構，封裝內集成各個器件，實現了固...

本發明涉及嵌入式處理器技術領域，具體涉及一種嵌入式處理器的分支預測器；包括：一級預測器：包括預測無條件跳轉指令目標地址預測器和返回指令RET目標地址預測器；二級預測器：包括預測條件跳轉指令目標地址預測器和預測條件跳轉指令跳轉方向預測器；...

本實用新型公開一種基于高性能嵌入式CPU的微機系統板，屬于CPU數據通信接口領域，包括電源模塊、時鐘模塊、上電控制單元CPLD、CPU及其外圍功能電路。外圍功能電路包含JTAG接口、溫度檢測模塊、串口模塊、DDR3存儲模塊、網絡模塊、P...

本實用新型公開一種基于FPGA的結果可視化CPU多功能自動檢測裝置，屬于FPGA和CPU數據通信接口的應用技術領域，包括主控制單元CPU模組、檢測目標單元CPU模組、測試控制單元FPGA模組、LED顯示模塊和檢測按鍵模塊；所述主控制單元...

本發明涉及一種高速數據SGMII接口新型驗證模組以及方法，屬于芯片驗證的FPGA原型驗證領域。新型高速數據SGMII接口驗證方法主要包含高速數據SGMII接口控制模塊、PCS模塊、時鐘轉換模塊、數據轉換模塊以及PMA模塊。所述高速數據S...

本發明公開一種三級流水Booth乘法器，屬于集成電路領域，包括一級流水線、二級流水線和三級流水線；所述一級流水線包括基4

本發明涉及一種基于UVM和VIP的UART模塊級驗證平臺，包括頂層test_top層，待測設計DUT，DUT接口模塊APB interface和UART interface，測試用例層base_test，驗證環境層basic_env，V...

本實用新型公開一種基于FPGA的延時ASIC電路自動檢測裝置，屬于ASIC檢測領域，包括FPGA模塊、延時ASIC電路、FPGA串口電路和電平轉換電路；延時ASIC電路通過電平轉換電路連接FPGA模塊，FPGA串口電路通過URAT接口連...

本發明公開一種基于以太網控制器的智能網卡，屬于計算機網絡通信領域，包括

本發明公開一種增強處理器安全性的指令隨機生成執行方法，屬于集成電路設計領域。在對高級語言編寫的程序使用工具鏈生成機器碼的過程中，利用編譯器自動插入隨機指令，且編譯器插入的隨機指令對原程序的運行結果無影響。指令隨機生成即指可以在編譯器端、...