內存條布線裝置制造方法及圖紙

本實用新型專利技術提供一種內存條布線裝置。本實用新型專利技術提供的內存條布線裝置，包括：內存信號線、處理器和兩個內存插槽；所述處理器中設置有內存控制器，所述內存信號線的一端連接所述內存控制器的引腳，另一端連接至所述兩個內存插槽中間的過孔點；所述內存信號線從所述過孔點分成兩路內存信號線，分別連接至所述兩個內存插槽中對應的引腳上。本實用新型專利技術解決了現有技術的內存條布線方式造成內存信號在內存插槽附近阻抗下降嚴重，導致內存信號產生較大的反射的問題，提高了處理器的系統性能。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】
【專利摘要】本技術提供一種內存條布線裝置。本技術提供的內存條布線裝置，包括：內存信號線、處理器和兩個內存插槽；所述處理器中設置有內存控制器，所述內存信號線的一端連接所述內存控制器的引腳，另一端連接至所述兩個內存插槽中間的過孔點；所述內存信號線從所述過孔點分成兩路內存信號線，分別連接至所述兩個內存插槽中對應的引腳上。本技術解決了現有技術的內存條布線方式造成內存信號在內存插槽附近阻抗下降嚴重，導致內存信號產生較大的反射的問題，提高了處理器的系統性能。【專利說明】內存條布線裝置
本技術涉及計算機技術，尤其涉及一種內存條布線裝置。
技術介紹
米用無內部互鎖流水級微處理器(Microprocessor without InterlockedPiped Stages,簡稱:MIPS)構架的高性能精簡指令集計算機(Reduced Instruction SetComputer，簡稱:RISC)處理器，例如通常的龍芯處理器，主要應用于桌面及高性能服務器領域中。目前，為了實現系統內存可以擴展的目的，采用MIPS構架的高性能RISC處理器中的內存控制器通常可以連接兩個內存插槽；如圖1所示，為現有技術所提供的一種處理器中內存條布線裝置的結構示意圖，內存信號線的走線方式具體為，該內存信號線從內存控制器的引腳連接出來，連接到第一內存插槽的引腳上，進而經過該第一內存插槽的過孔點連接至第二內存插槽的引腳上。但是，現有技術中高性能RISC處理器中的內存條布線方式，連接第二內存插槽的內存信號經由第一內存插槽中的過孔點，內存信號在內存插槽附近阻抗下降嚴重，導致內存信號產生較大的反射，降低了處理器的系統性能。
技術實現思路
本技術提供一種內存條布線裝置，以解決現有技術中內存條布線方式造成內存信號在內存插槽附近阻抗下降嚴重，導致內存信號產生較大的反射的問題。本技術提供一種內存條布線裝置，包括:內存信號線、處理器和兩個內存插槽；所述處理器中設置有內存控制器，所述內存信號線的一端連接所述內存控制器的引腳，另一端連接至所述兩個內存插槽中間的過孔點；所述內存信號線從所述過孔點分成兩路內存信號線，分別連接至所述兩個內存插槽中對應的引腳上。如上所述的裝置，其中，所述內存信號線為所述兩個內存插槽共用的信號線。如上所述的裝置，其中，所述共用的信號線的類型包括數據信號線和地址信號線。如上所述的裝置，其中，所述處理器中設置的內存控制器至少有兩個，每個內存控制器分別與兩個內存插槽連接；所述每個內存控制器的信號線的一端連接所述每個內存控制器的引腳，另一端具體連接至與所述每個內存控制器對應的兩個內存插槽中間的過孔點；所述每個內存控制器的信號線從所述過孔點分成兩路信號線，分別連接至與所述每個內存控制器對應的兩個內存插槽中對應的引腳上。如上所述的裝置，其中，所述至少兩個內存控制器分別連接的所述兩個內存插槽對稱的設置在所述處理器的兩邊。如上所述的裝置，其中，本技術所提供的內存條布線裝置，通過將內存信號線的一端連接到內存控制器的引腳，另一端連接至兩個內存插槽中間的過孔點，從而在該過孔點將該內存信號線分成兩路信號線分別連接至兩個內存插槽中對應的引腳上，使得內存條插入該兩個內存插槽中時，本實施例中內存信號線的連接方式有效的降低了內存條插針中的寄生電容，解決現有技術中內存條布線方式造成內存信號在內存插槽附近阻抗下降嚴重，導致內存信號產生較大的反射的問題，提高了處理器的系統性能。【專利附圖】【附圖說明】為了更清楚地說明本技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1為現有技術中所提供的一種處理器中內存條布線裝置的結構示意圖；圖2為本技術實施例一所提供的一種內存條布線裝置的結構示意圖；圖3為本技術實施例二所提供的一種內存條布線裝置的結構示意圖。【具體實施方式】為使本技術實施例的目的、技術方案和優點更加清楚，下面將結合本技術實施例中的附圖，對本技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本技術一部分實施例，而不是全部的實施例。基于本技術中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本技術保護的范圍。實施例一圖2為本技術實施例一所提供的一種內存條布線裝置的結構示意圖。如圖2所示，本實施例提供的內存條布線裝置10可以包括:內存信號線111、處理器100以及兩個內存插槽210和220 ;該處理器100中設置有內存控制器110，該內存信號線111的一端連接該內存控制器110的引腳，另一端連接至該兩個內存插槽210和220中間的過孔點200a ；該內存信號線111從該過孔點200a分成兩路內存信號線，分別連接至該兩個內存插槽210和220對應的引腳上。本實施例提供的內存條布線裝置10，處理器100中內存控制器110的數量和該內存控制器110連接的內存插槽的數量與現有技術均相同，通常地，處理器100和內存插槽均設置在印制電路板(Printed Circuit Board，簡稱:PCB)上，不同的是內存信號線111的走線方式，具體地，在本實施例中，內存信號線111從內存控制器110的引腳接出，連接至兩個內存插槽210和220中間的過孔點200a，該過孔點200a沒有與任何一個內存插槽直接連接，也設置在該PCB上，具體位于兩個內存插槽210和220在該PCB之間的位置，該內存信號線111在該過孔點200a處分成兩路內存信號線，分出的兩路內存信號線分別連接至該兩個內存插槽210和220對應的引腳上，內存信號線111在過孔點200a分出的兩路內存信號線都對應內存控制器110的一個引腳，實際上，該兩路內存信號線為從內存控制器110中連接出來的同一根內存信號線111，只是分別連接在兩個內存插槽210和220對應的引腳上，即兩個內存插槽210和220共用了一根信號線111 ;通常地，內存控制器與內存插槽的連接為點對點的連接方式，具體為內存控制器的引腳通過內存信號線連接至內存插槽對應的引腳上，內存條在插入內存插槽中時內存條上的插針存在寄生電容，現有技術中內存信號線的走線方式，由于內存信號線為串接，內存條插針產生的寄生電容則為并聯，使得寄生電容增加，造成內存信號在內存插槽附近阻抗下降嚴重，以至于內存信號產生較大的反射，影響到內存工作的穩定性和內存運行頻率；本實施例中內存信號線111的走線采用并接方式，降低內存條插針產生的寄生電容，進而有效的降低了對內存信號的影響。需要說明的是，采用本實施例所述走線方式的內存信號線111為該兩個內存插槽210和220共用的信號線，該共用的信號線的類型例如可以為數據信號線和地址信號線；插入內存插槽中的內存條例如可以為雙列直插式存儲模塊(Dual Inline MemoryModules,簡稱為:DIMM)或小型雙列直插式內存模塊(Small Outline DIMM Module,簡稱為:S0DIMM)o本實施例所提供的內存條布線裝置，通過本文檔來自技高網...

【技術保護點】
一種內存條布線裝置，其特征在于，包括：內存信號線、處理器和兩個內存插槽；所述處理器中設置有內存控制器，所述內存信號線的一端連接所述內存控制器的引腳，另一端連接至所述兩個內存插槽中間的過孔點；所述內存信號線從所述過孔點分成兩路內存信號線，分別連接至所述兩個內存插槽中對應的引腳上。

【技術特征摘要】

【專利技術屬性】
技術研發人員：符興建，黃帥，趙剛，
申請(專利權)人：龍芯中科技術有限公司，
類型：實用新型
國別省市：