邏輯兼容的RRAM結構和工藝制造技術

一種存儲單元和方法包括：穿過第一介電層中的第一開口共形地形成的第一電極、共形地形成在第一電極上的電阻層、共形地形成在電阻層上的間隔層、共形地形成在電阻層上的第二電極、以及共形地形成在第二電極上的第二介電層，第二介電層包括第二開口。第一介電層形成在包括第一金屬層的襯底上。第一電極和電阻層共同地包括超出第一開口延伸第一距離的第一唇狀區。第二電極和第二介電層共同地包括超出第一開口延伸第二距離的第二唇狀區。間隔層從第二距離延伸到第一距離。第二電極使用延伸穿過第二開口的通孔連接至第二金屬層。本發明專利技術還提供了邏輯兼容的RRAM結構和工藝。

【技術實現步驟摘要】
相關申請的交叉參考本申請是于2012年11月12日提交的第13/674,193號美國專利申請的部分繼續案，其全部內容結合于此作為參考。
本專利技術一般地涉及半導體
，更具體地，涉及半導體器件及其形成方法。
技術介紹
半導體集成電路工業在過去的幾十年里經歷了快速發展。半導體材料和設計的技術進步產生了日益更小和更復雜的電路。由于關于處理和制造的技術也經歷了技術進步，使得這些材料和設計進步成為可能。在半導體演進的過程中，由于能夠可靠地制造的最小部件的尺寸減小，所以每單位面積上的互連器件的數量增加。半導體的很多技術進步出現在存儲器件領域中。電阻式隨機存取存儲器（RRAM）是非易失性存儲器類型，其是用于存儲技術的更多進步的一種可能候選。一般地，RRAM單元通常使用介電材料，雖然其正常絕緣的，但是其通過在應用特定電壓之后所形成的細絲或傳導通路進行導電。一旦形成細絲，就可以通過適當地施加的電壓對該細絲進行設置（即，再形成，導致跨過RRAM單元的較低電阻）或復位（即，斷開，在整個RRAM單元上生成高電阻）。低和高電阻狀態可以用于根據電阻狀態表示數字信號“1”或“0”，并且由此提供可以存儲比特位的非易失性存儲單元。如同很多其他半導體產品那樣，嵌入式存儲器產品面臨制造時間和成本壓力。非常期望使用更少和/或更簡單的工藝步驟制造RRAM單元的能力。也非常期望可以至少部分地使用在器件的邏輯區域中同時形成期望結構的一些相同的工藝步驟形成的RRAM單元。因此，期望提供改進的RRAM單元結構和制造工藝。
技術實現思路
為了解決現有技術中所存在的缺陷，根據本專利技術的一方面，提供了一種形成在半導體器件中的存儲單元，所述存儲單元包括：第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；電阻層，共形地形成在所述第一電極上；間隔層，共形地形成在所述電阻層上；第二電極，共形地形成在所述電阻層上；以及第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口；其中：所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區域延伸第一距離的第一唇狀區；所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的區域延伸第二距離的第二唇狀區；所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離；以及所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層。在該存儲單元中，所述第一唇狀區處于第一高度，所述第一高度不同于位于由所述第一開口所限定的區域中相應的所述第一電極和所述電阻層的第二高度；以及其中，所述第二唇狀區處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口限定的區域中相應的所述第二電極和所述第二介電層的第四高度。在該存儲單元中，所述第一電極包括選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所組成的組中的至少一種材料；所述第二電極包括選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu所組成的組中的至少一種材料；所述第一介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料；以及所述第二介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料。在該存儲單元中，所述電阻層包括選自由NiO、TiO、HfO、ZrO、ZnO、WO3、Al2O3、TaO、MoO以及CuO所組成的組中的至少一種材料。在該存儲單元中，所述第一介電層和所述第二介電層是停止層。在該存儲單元中，所述第一電極的厚度在3nm和50nm之間改變；以及所述第二電極的厚度在3nm和50nm之間改變。在該存儲單元中，所述電阻層的厚度在1nm和30nm之間改變。在該存儲單元中，所述第一介電層的厚度在10nm和50nm之間改變；以及所述第二介電層的厚度在10nm和50nm之間改變。在該存儲單元中，所述第二距離在10nm和30nm之間改變；以及所述第一距離比所述第二距離長10nm和30nm之間。在該存儲單元中，所述間隔層包括選自由氧化物和氮化物所組成的組中的至少一種。在該存儲單元中，所述第一距離和所述第二距離均介于10nm和60nm之間。在該存儲單元中，所述第一電極、所述電阻層以及所述第二電極形成在第三金屬化層的頂部和第四金屬化層的頂部之間，所述第三金屬化層是所述第一金屬層，并且所述第四金屬化層是所述第二金屬層。在該存儲單元中，所述第一電極、所述電阻層以及所述第二電極形成在第四金屬化層的頂部和第五金屬化層的頂部之間，所述第四金屬化層是所述第一金屬層，并且所述第五金屬化層是所述第二金屬層。在該存儲單元中，所述電阻層包括在100kΩ和10MΩ之間改變的高電阻狀態；以及所述電阻層包括在1kΩ和100kΩ之間改變的低電阻狀態。根據本專利技術的另一方面，提供了一種形成存儲單元的方法，所述方法包括：形成包括第一金屬層的襯底；在所述襯底上形成第一介電層；穿過第一介電層中的第一開口形成共形的第一電極，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；在所述第一電極上形成共形的電阻層；在所述電阻層上形成共形的間隔層；在所述電阻層上形成共形的第二電極；在所述第二電極上形成共形的第二介電層，所述第二介電層包括第二開口；以及使用延伸穿過所述第二開口的通孔將所述第二電極連接至第二金屬層；其中：用于形成所述共形的第一電極和所述共形的電阻層的步驟包括：形成超出由所述第一開口所限定的區域延伸第一距離的第一唇狀區；用于形成所述共形的第二電極和所述共形的第二介電層的步驟包括：形成超出由所述第一開口所限定的所述區域延伸第二距離的第二唇狀區；以及用于形成所述間隔層的步驟包括：在所述第二距離和所述第一距離之間在所述第二唇狀區下方的所述電阻層上形成所述間隔層。在該方法中，所述第一唇狀區處于第一高度，所述第一高度不同于位于由所述第一開口所限定的所述區域中相應的所述第一電極和所述電阻層的第二高度。在該方法中，所述第二唇狀區處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口所限定的所述區域中相應的所述第二電極和所述第二介電層的第四高度。在該方法中，所述第二距離短于所述第一距離。在該方法中，用于形成所述共形的第一電極和所述共形的第二電本文檔來自技高網...

【技術保護點】
一種形成在半導體器件中的存儲單元，所述存儲單元包括：第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；電阻層，共形地形成在所述第一電極上；間隔層，共形地形成在所述電阻層上；第二電極，共形地形成在所述電阻層上；以及第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口；其中：所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區域延伸第一距離的第一唇狀區；所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的區域延伸第二距離的第二唇狀區；所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離；以及所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層。

【技術特征摘要】
2012.11.12 US 13/674,193;2013.03.15 US 13/831,6291.一種形成在半導體器件中的存儲單元，所述存儲單元包括：
第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電
層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一
電極和所述第一金屬層之間的物理接觸；
電阻層，共形地形成在所述第一電極上；
間隔層，共形地形成在所述電阻層上；
第二電極，共形地形成在所述電阻層上；以及
第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第
二開口；
其中：
所述第一電極和所述電阻層共同包括超出由所述第一開口所限定
的區域延伸第一距離的第一唇狀區；
所述第二電極和所述第二介電層共同包括超出由所述第一開口所
限定的區域延伸第二距離的第二唇狀區；
所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距
離；以及
所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬
層。
2.根據權利要求1所述的存儲單元，其中：
所述第一唇狀區處于第一高度，所述第一高度不同于位于由所述第一
開口所限定的區域中相應的所述第一電極和所述電阻層的第二高度；以及
其中，所述第二唇狀區處于第三高度，所述第三高度不同于所述第一
高度、所述第二高度以及位于由所述第一開口限定的區域中相應的所述第
二電極和所述第二介電層的第四高度。
3.根據權利要求1所述的存儲單元，其中：
所述第一電極包括選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、
WN和Cu所組成的組中的至少一種材料；
所述第二電極包括選自由Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、
WN和Cu所組成的組中的至少一種材料；
所述第一介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至
少一種材料；以及
所述第二介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至
少一種材料。
4.根據權利要求1所述的存儲單元，其中，所述電阻層包括選自由
NiO、TiO、HfO、ZrO、ZnO、WO3、Al2O3、TaO、MoO以及CuO所組成
的組中的至少一種材料。
5.根據權利要求1所述的存儲單元，其中，所述第一介電層和所述第
二介電層是停止層。
6.根據權利要求1所述的存儲單元，其中：
所述第一電極的厚度在3nm和50nm之間改變；以及
所述第二電極的厚度在3nm和50nm之間改變。
7.根據權利要求1所述的存儲單元，其中，...

【專利技術屬性】
技術研發人員：張至揚，涂國基，朱文定，廖鈺文，楊晉杰，陳俠威，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：