封裝結構及其組裝方法技術

本發明專利技術涉及封裝結構及其組裝方法。提供了一種組裝封裝結構的方法，該方法包括以面對面設置直接電互連第一和第二芯片的各自的有源表面，將第一和第二芯片的各自的側壁中的至少一個電互連到公共芯片；以及相對于公共芯片橫向取向第一和第二芯片的各自的有源表面。

【技術實現步驟摘要】
封裝結構及其組裝方法
本專利技術涉及封裝結構。更具體地，本專利技術涉及在第一和第二芯片的各自的有源表面之間以及在第一和第二芯片中的至少一個和公共芯片之間具有直接電連接的封裝結構。
技術介紹
隨著互補金屬氧化物半導體（CMOS）器件尺寸的縮小，芯片封裝方法被研究以提高系統性能。在一些情況中，芯片疊層包括并行安排的多個芯片以形成模塊，模塊一側設置公共芯片。然后沿著塊與公共芯片相對的一側將該塊連接到線路板。在包括公共芯片和以并排配置設置的多個芯片的芯片疊層中，大量的硅被封裝并互連。然而，穿過公共（即，頂）芯片的互連受拐角交叉（cornercrossing）密度的限制。另外，因為功率傳輸的方向沿著多個芯片中的每個的垂直長度垂直取向，所以到公共芯片的功率輸送也具有挑戰。
技術實現思路
根據本專利技術的一個實施例，提供了一種封裝結構，并且該封裝結構包括第一和第二芯片，第一和第二芯片中的每一個的至少一個表面是有源表面；以及公共芯片，第一和第二芯片中的至少一個被電互連到所述公共芯片。所述第一和第二芯片的各自的有源表面以面對面設置中彼此直接電互連并且相對于所述公共芯片橫向取向。根據另一個實施例，提供了一種封裝結構，并且該封裝包括第一和第二芯片，第一和第二芯片中的每一個都包括具有兩個相對表面和在兩個相對表面之間延伸的四個側壁的體，第一和第二芯片中的每一個的兩個相對表面中的至少一個是有源表面；以及公共芯片，第一和第二芯片的各自的側壁中的至少一個被電互連到所述公共芯片。所述第一和第二芯片的各自的有源表面以面對面設置彼此直接電互連并且相對于所述公共芯片橫向取向。根據另一個實施例，提供了一種封裝結構，并且該封裝結構包括第一和第二芯片組，每個芯片組至少包括第一和第二芯片，每個芯片組的第一和第二芯片中的每一個的至少一個表面是有源表面，每個芯片組的第一和第二芯片的各自的有源表面以面對面設置彼此直接電互連；以及接合層，第一和第二芯片組通過接合層附著到彼此。根據另一個實施例，提供了一種封裝結構，并且該封裝結構包括第一和第二芯片組，每個芯片組包括至少第一和第二芯片，每個芯片組的第一和第二芯片中的每一個的至少一個表面是有源表面，每個芯片組的第一和第二芯片的各自的有源表面以面對面設置彼此直接電互連；以及接合層，第一和第二芯片組通過接合層附著到彼此。根據另一個實施例，提供了一種組裝封裝結構的方法，其包括以面對面設置直接電互連第一和第二芯片的各自的有源表面，將第一和第二芯片中的至少一個的各自的側壁電互連到公共芯片，以及相對于公共芯片橫向取向第一和第二芯片的各自的有源表面。通過本專利技術的技術將認識到另外的特征和優點。本專利技術的其它實施例和方面在這里被詳細描述并被認為是所要求保護的專利技術的一部分。為了更好地理解本專利技術的優點和特征，參考描述和附圖。附圖說明說明書結論處的權利要求指出并要求保護被認為是本專利技術的主旨。通過隨后聯系附圖的詳細描述將明白本專利技術的前述和其它優點。圖1示出了根據實施例的封裝結構的透視圖；圖2示出了功率轉換芯片面向上的圖1的封裝結構的側視圖；圖3示出了根據實施例的芯片組的透視圖；圖4示出了具有附加填充物的圖3的芯片組的透視圖；圖5示出了根據另一個實施例的封裝結構的俯視圖；圖6示出了根據另一個實施例的封裝結構的透視圖；圖7示出了具有第一和第二芯片以及附加芯片的芯片組的俯視圖；圖8示出了用于組裝封裝結構的第一處理操作的透視圖；圖9示出了用于組裝封裝結構的第二處理操作的透視圖；圖10示出了用于組裝封裝結構的第三處理操作的透視圖；以及圖11示出了用于組裝封裝結構的第四處理操作的透視圖。具體實施方式在如4Di芯片疊層的芯片疊層中，形式為與普通（頂）芯片并行安排的多個芯片的大量的硅被封裝并且互連提供約8.5X或者更大的面積倍增，具有用于4Di芯片疊層和公共芯片之間的功率和通信兩者的57.6k連接。然而，穿過公共芯片的互連被拐角交叉密度限制并且因為功率輸運是沿多個芯片中每個的垂直長度方向垂直取向的，所以向公共芯片的功率輸運面臨挑戰。根據這里描述的實施例，提供了一種芯片疊層并且體現為4Di芯片疊層，其包括以至少有源表面到有源表面（即，面對面）分組設置并具有在它們之間設置的導電元件（例如小柵距微凸起或微連接）的多個芯片。這在芯片對（或者，更具體地，兩個或更多個芯片的分組）之間提供相對高的帶寬連接并且能夠用于，例如，將功率轉換或者存儲器芯片或者包含如去耦合電容器或者電感器的集成無源器件的芯片附加到處理器芯片。這還有效倍增能夠與其它模塊緊密電互連的芯片的有源區域。另外，芯片疊層提供每個芯片對或30或更多芯片對中的芯片間的至少28.8k連接，以便用于芯片疊層的總連接至少為864k。另外，面對芯片對的使用是有利的，因為對稱設置使得任何應力誘導的彎曲被抵償。現在參考圖1和2，提供封裝結構10作為示范性芯片疊層。封裝結構10至少包括一對或多對第一芯片11、第二芯片12以及在一些情況下，公共芯片12，其與一個或多個芯片對的每一個的第一和第二芯片11和12的至少一個可連接。第一和第二芯片11和12中的至少一個包括電壓轉換器件14、控制器件15和存儲器器件16中的至少一個。第一和第二芯片11和12中的至少一個還包括功率轉換芯片17，其被配置為將輸入電壓轉換為第一電壓范圍以向第一和第二芯片11和12中的另一個供電以及將輸入電壓轉換為第二電壓范圍以在使用公共芯片13時向公共芯片13供電。第一芯片11包括具有其中的至少一個是有源表面112的兩個相對表面111和四個側壁113的第一芯片體110。四個側壁113在兩個相對表面111之間延伸。第二芯片12相似地包括具有其中至少一個是有源表面122的兩個相對表面121和四個側壁123的第二芯片體120。同樣，四個側壁123在兩個相對表面121之間延伸。雖然示出了第一和第二芯片11和12是矩形，但是應該明白這只是示范性的并且其有可能是其它配置。對于示范性矩形情況，第一和第二芯片11和12取向為使側壁113和123中的一個是“頂”側壁113、123并且相對的一個是“底”側壁113、123。對于每一對芯片，第一和第二芯片11和12的各側壁113和123中的至少一個（即，“頂”側壁113、123）通過例如25微米（μm）柵距拐角交叉電互連（或者至少被配置為電互連）到公共芯片13的有源表面130。即，在一個特定配置中，僅在第一芯片11或者第二芯片12和公共芯片13之間通過25微米柵距拐角交叉提供拐角交叉，因此僅一個芯片直接連接到公共芯片13，其它芯片間接連接到公共芯片13。另外，第一和第二芯片11和12的各自的有源表面112和122以有源表面到有源表設置（下文中稱為“面對面”設置）直接電互連到彼此。第一和第二芯片11和12的各自的有源表面112和122相對于公共芯片13的有源表面130的平面橫向取向。可以在例如第一級封裝襯底（參見圖6的標號201）和第一和第二芯片11和12的各自的另一側壁113和123（即，“底”側壁113和123）之間提供可控塌陷芯片連接（C4）的陣列20。提供較寬柵距拐角交叉，例如約100微米柵距，以電互連第一和第二芯片11和12的有源表面112和122到對應底側壁113和123以及C4陣列20。第一和第二芯片11和12的一個中的彎本文檔來自技高網...

【技術保護點】
一種封裝結構，包括：第一和第二芯片；所述第一和第二芯片中的每一個的至少一個表面是有源表面；以及公共芯片，所述第一和第二芯片中的至少一個被電互連到所述公共芯片；所述第一和第二芯片的各自的有源表面以面對面設置彼此直接電互連并且相對于所述公共芯片橫向取向。

【技術特征摘要】
2012.12.20 US 13/721,991;2013.08.15 US 13/968,0991.一種封裝結構，包括：第一和第二芯片，其中所述第一和第二芯片在至少一個尺度上相對彼此旋轉90度；所述第一和第二芯片中的每一個的至少一個表面是有源表面；以及公共芯片，所述第一和第二芯片中的至少一個被電互連到所述公共芯片；所述第一和第二芯片的各自的有源表面以面對面設置彼此直接電互連并且相對于所述公共芯片橫向取向。2.根據權利要求1的封裝結構，其中在所述第一和第二芯片中的一個中的彎曲被所述第一和第二芯片中的另一個中的彎曲抵償。3.根據權利要求1的封裝結構，其中所述第一和第二芯片中的至少一個包括電壓或者功率轉換器件、控制器件和存儲器器件中的至少一種。4.根據權利要求1的封裝結構，還包括在所述第一和第二芯片之間設置的微凸起或微連接中的至少一種，所述各自的有源表面通過所述微凸起或微連接直接電互連。5.根據權利要求1的封裝結構，其中所述第一和第二芯片中的一個在至少一個尺度上小于所述第一和第二芯片中的另一個。6.根據權利要求1的封裝結構，還包括載體芯片，所述第一和第二芯片電互連到所述載體芯片。7.根據權利要求1的封裝結構，其中所述第一和第二芯片每一個在數量上是復數并且被以沿所述公共芯片的長度設置的芯片組的形式提供。8.根據權利要求7的封裝結構，其中所述芯片組中的一個或多個包括附加的芯片。9.根據權利要求6的封裝結構，其中鄰近芯片組通過搭接電互連。10.一種封裝結構，包括：第一和第二芯片，所述第一和第二芯片中的每一個都包括具有兩個相對表面和在所述兩個相對表面之間延伸的四個側壁的體，其中所述第一和第二芯片在至少一個尺度上相對彼此旋轉90度；所述第一和第二芯片中的每一個的所述兩個相對表面中的至少一個是有源表面；以及公共芯片，所述第一和第二芯片的各自的側壁中的至少一個被電互連到所述公共芯片；所述第一和第二芯片的所述各自的有源表面以面對面設置彼此直接電互連并且相對于所述公共芯片橫向取向。11.根據權利要求10的封裝結構，其中在所述第一和第二芯片中的一個中的彎曲被所述第一和第二芯片中的另一個中的彎曲抵償。12.根據權利要求10的封裝結構，其中所述第一和第二芯片中的至少一個包括電壓或者功率轉換器件、控制器件和存儲器器件中的至少一種。13.根據權利要求10的封裝結構，還包括在所述第一和第二芯片之間設置的微凸起或者微連接中的至少一種，所述各自的有源表面通過所述微凸起或微連接直接電互連。14.根據權利要求10的封裝結構，其中所述第一和第二芯片中的一個在至少一個尺度上小于所述第一和第二芯片中的另一個。15.根據權利要求10...

【專利技術屬性】
技術研發人員：E·G·科爾根，P·W·科特烏斯，R·L·威斯涅夫，
申請(專利權)人：國際商業機器公司，
類型：發明
國別省市：美國;US