配置在多重處理器核心之間的分散式電源管理制造技術

一種多核心處理器提供由兩個以上的核心所共用的可配置的資源，其中資源的組態影響共享資源的核心利用其能夠運作的電源、速度或效率。內部核心電源狀態管理邏輯設定每個核心的組態以參與一分散式核心間電源狀態發現過程，用以發現對于共用資源而言是一種最受限制的或最節能型的狀態的復合目標電源狀態，其將不會干涉共享資源的每個核心的任何一個相對應的目標電源狀態。內部核心電源狀態管理邏輯決定核心是否為被授權以設定資源的組態的一管理者核心，且若有，設定在發現的復合電源狀態中的該資源的組態。分散式電源狀態發現過程是在旁路的非系統總線線上的核心之間被實現，而無須集中式非核心邏輯的協助。

【技術實現步驟摘要】
配置在多重處理器核心之間的分散式電源管理本申請為申請日為2011年12月22日、申請號為201110436098.1的專利技術名稱為“配置在多重處理器核心之間的分散式電源管理”的申請案的分案申請。
本專利技術涉及多核心微處理器設計的領域，特別是涉及多核心的特定操作及多核心處理器的多核心域(domain)的管理與實現。
技術介紹
現代微處理器減少它們的電源消耗的主要方式，是減少微處理器操作時的頻率和/或電壓。此外，在某些實例中，微處理器可能允許時鐘信號對于其電路的多個部分禁能。最后，在某些實例中，微處理器可能對于其電路的多個部分一起移除電源。再者，有時候微處理器需要尖峰性能，使其需要于其最高電壓及頻率下操作。微處理器采取電源管理動作以控制微處理器的電壓與頻率電平以及時鐘與電源禁能。基本上，微處理器因應來自操作系統的指導(direction)而采取電源管理的動作。熟知的x86MWAIT指令為一種讓操作系統執行以要求進入至一個與實際狀況相關的最佳化狀態的實例，操作系統可使用此狀態以執行進階的電源管理。最佳化狀態可能是休眠(sleeping)或閑置(idle)狀態。熟知的進階配置電源接口(ACPI)規格，是藉由界定操作或電源管理相關的狀態(例如"C-狀態"及"P-狀態")以方便操作系統導向(operatingsystem-directed)的電源管理。因為多數的現代化微處理器為多核心處理器，其中許多處理核心共用一個或多個電源管理相關的資源，所以執行電源管理動作是復雜的。舉例而言，多個核心可能共用電壓源和/或時鐘源。再者，包含一多核心處理器的計算系統亦基本上包含一晶片組，其包含多個用以橋接處理器總線至系統的其他總線(例如，至周邊I/O總線)的總線橋，并包含一個做為多核心處理器與系統存儲器的接口的存儲器控制器。晶片組可密切地參與各種電源管理動作，且在本身與多核心處理器間可能需要協調機制。更明確而言，于某些系統中，在多核心處理器的允許下，晶片組可能禁能一個處理器總線上的時鐘信號，處理器接收并使用此時鐘信號以產生其本身的內部時鐘信號的大部分。在多核心處理器的情況下，所有使用總線時鐘的核心必須準備讓晶片組禁能其總線時鐘。亦即，直到所有核心準備好之后，晶片組才被允許禁能總線時鐘。再者，在正常情形下，晶片組會窺探(snoop)處理器總線上的快取存儲器。舉例而言，當一周邊裝置于一周邊總線上產生一存儲器存取時，晶片組會將此存儲器存取傳送至處理器總線上，俾能使處理器可窺探其快取存儲器以判定其是否持有(hold)所窺探地址的數據。舉例而言，眾人皆知USB裝置會定期輪詢存儲器位置，這會于處理器總線上產生周期性的窺探循環(snoopcycle)。在某些系統中，多核心處理器可能進入一深休眠狀態，此時將清除其快取存儲器的內容且禁能快取的時鐘信號以便節省電源。于此情況下，對多核心處理器而言，為了因應處理器總線上的窺探循環以窺探其快取(因為它們是空的，所以永遠不會傳回擊中(hit)訊息)而被喚醒，然后再回到休眠狀態無疑是種浪費。因此，在多核心處理器的允許下，晶片組可被授權不要產生處理器總線上的窺探循環以達成額外的電源節約。然而，必須再次提醒的是，所有的核心必須準備好之后晶片組才能關閉窺探功能，亦即晶片組不能關閉窺探功能，除非所有核心皆準備好才行。發證給Naveh等人(以下以Naveh代表)的美國專利第7,451,333號揭示一種包含多重處理核心的多核心微處理器，每一個核心能檢測一個要求核心轉變成一閑置狀態的命令。多核心處理器亦包含硬件協調邏輯(HardwareCoordinationLogic,HCL)，HCL接收來自核心的閑置狀態狀況，并基于命令與核心的閑置狀態狀況來管理核心的電源消耗。更明確而言，HCL決定是否所有核心已檢測一項要求轉換至一共通狀態的命令。如果不是的話，則HCL選擇在命令的閑置狀態間的一最淺狀態(shalloweststate)以作為每個核心的閑置狀態。然而，如果HCL檢測一項要求轉換成一共通狀態的命令，則HCL可以啟動共用的電源節約特征，例如性能狀態減少(performancestatereduction)、一共用的鎖相回路(PLL)的關閉、或處理器的執行情況的節省。HCL亦可防止外部中斷(break)事件傳送到達核心，以將所有核心轉變成共通狀態。此外，HCL可與晶片組實施一交握順序(handshakesequence)以將核心轉變成共通狀態。在由AlonNaveh等人所寫的論文中，名稱為"英特爾酷睿核心處理器中的電源及熱管理(PowerandThermalManagmentintheIntelCoreDuoProcessor)"，其出版于2006年5月15日發行的英特爾科技期刊中，Naveh等人說明一種使用設置于晶片或平臺的共用區域中的非核心硬件協調邏輯(HCL)的相容C-狀態控制結構，作為在個別核心與晶片及平臺上的共用資源間的一層。HCL基于核心的個別需求決定所需要的CPU的C-狀態、控制共用資源的狀態、并模仿一傳統的(legacy)單核心處理器利用晶片組實現C-狀態的進入協定。在由Naveh參考文獻兩者所揭示的機制中，HCL是集中在核心外部的非核心邏輯，并代表所有核心執行電源管理的操作。然而這種集中化非核心邏輯解決方法有其弊病，特別是在HCL被要求包含在與核心相同的晶片時，過大的晶片尺寸將是難以令人接受的，尤其對希望在晶片上包含更多核心的架構下，這個弊病將更加明顯。
技術實現思路
在本專利技術的一個實施樣態中，提供一種多核心處理器，其包含多個實體處理核心以及在每個核心中的核心間狀態發現微碼單元，核心間狀態發現微碼單元可使核心參與一分散式核心間電源狀態發現過程。與此相關的，是一提供發現一多核心處理器的電源狀態的分散式電源管理實現方法，此多核心處理器包含參與一分散式核心間狀態發現過程的至少兩個核心。核心間狀態發現過程是經由在每個參與核心上執行的微碼、以及通過旁路非系統總線通訊配線在核心之間交換的信號的組合而被實現。發現過程是不通過任何集中式非核心邏輯。此外，在多數實施例中，核心間狀態發現過程是依據一種使用鏈鎖式核心間通訊的適當的或選擇的階層式協調系統而被實現。在其他實施樣態中，提供核心間狀態發現過程是提供微處理器組態，包含促使核心啟動及多少核心被啟動的資源的利用率與分布、以及微處理器的階層式協調構造與系統，包含域與域主識別的確認。在本專利技術的另一實施樣態中，提供一種多核心處理器，其包含多個已啟動的實體處理核心以及一由兩個以上的核心共用的可配置的資源，其中資源的組態影響共享資源的核心利用其能夠操作的電源、速度或效率。對每個核心而言，處理器還包含設定每個核心的組態的內部核心電源狀態管理邏輯，用以參與在核心之間被實現的一種分散式核心間電源狀態發現過程，而無須集中式非核心邏輯的協助。如果核心為了設定共用資源的組態與復合目標電源狀態是經由分散式核心間電源狀態發現過程被發現的目的而被指定為一管理者核心，則內部核心電源管理邏輯設定核心的組態以驅使設定共用資源的組態的一復合目標電源狀態的實現。對共用資源而言，復合目標電源狀態為一種最節能型的電源狀態，其將不會干涉共享資源的每個核心的任何對應的目標電源狀態。在一個相關的實施樣態中，提供一種供本文檔來自技高網...

【技術保護點】
一種多核心處理器，包含：多個實體處理核心；以及核心間狀態發現微碼單元，在各所述核心中啟動該核心，用以經由不通過任何集中式非核心邏輯、而從其他核心接收或傳送至其他核心的信號來參與分散式核心間狀態發現過程。

【技術特征摘要】
2010.12.22 US 61/426,470;2011.11.17 US 13/299,122;1.一種多核心處理器，包含：多個實體處理核心；以及核心間狀態發現微碼單元，在各所述核心中啟動該核心，用以經由不通過任何集中式非核心邏輯、而從其他核心接收或傳送至其他核心的信號來參與分散式核心間狀態發現過程。2.如權利要求1所述的多核心處理器，其中：該核心間狀態發現微碼單元，經由獨立于將該多核心處理器連接至一晶片組的一系統總線的多條旁路通訊配線來與其他核心交換信號；以及該核心間狀態發現微碼單元，無任何集中式非核心邏輯的協助下判斷一可用的狀態值，其是一功能，至少是另一核心的一狀態。3.如權利要求1所述的多核心處理器，其中：該核心間狀態發現微碼單元包括同步邏輯，提供至每個核心，其具有的同步實例為了一核心間狀態發現過程的多個目的是可操作的以在多核心上實施；以及其中每個本地實例是可操作的以在其他核心上實施該同步邏輯的多個新實例，及響應實施于該本地實例的另一核心上該同步邏輯的任何先前實例。4.如權利要求3所述的多核心處理器，其中：每個核心具有一目標操作狀態；該處理器包含一領域，其包括該處理器的核心的至少其中之二；該處理器提供一資源至該領域，其資源是由該領域的所述核心所共用；該同步邏輯是組態成用以發現是否該領域是準備于實現一受限電源節能操作狀態供該資源將限制共享該資源的這些核心利用其能夠運作的電源、速度或效率；以及其中該領域是準備于實現該受限電源節能操作狀態若且為若在該領域共享該資源的每個啟動核心具有至少限制性的作為該受限操作狀態的一目標操作狀態。5.如權利要求4所述的多核心處理器，其中：該共享資源是連接至一晶片組的一系統總線；該領域包含該多核心處理器的全部的啟動核心；以及該受限操作狀態是一C-狀態，其是禁能該系統總線的一總線時鐘。6.如權利要求4所述的多核心處理器，其中：該共享資源是在該處理器的一多核心晶片上的一鎖相回路；該領域包含全部的啟動核心，其時鐘信號由該鎖相回路供應；以及該受限操作狀態是可共享該鎖相回路的所述核心所使用的一低于最大效能頻率比。7.如權利要求4所述的多核心處理器，其中：該共享資源是一電壓資源；該領域包含全部并限于共享該電壓資源的該處理器的啟動核心；以及該受限操作狀態是可共享該電壓資源的所述核心所使用的一低于最大效能電壓電平。8.如權利要求4所述的多核心處理器，其中：同步邏輯的每個實例組態為，除非由一終止條件早先地終止，用以遞歸地在其他核心上實施該同步邏輯的多個實例，直到該同步邏輯的同步實例已經實施在該處理器的一可用的領域的全部核心；以及其中該同步邏輯組態為隨一終止條件用以停止在其他尚未同步核心上同步邏輯的實例的實施，如果其發現一核心具有的一目標操作狀態是較低限制性于該受限電源節能操作狀態；其中該同步邏輯組態為協調一最低限度足夠數目的其他核心用以發現是否該可用的領域是準備于實現一受限電源節能操作狀態。9.如權利要求3所述的多核心處理器，其中：每個核心具有一目標操作狀態；該處理器包含一領域，其包括該處理器的核心的至少其中之二；該處理器提供一資源至該領域，其資源是由該領域的所述核心所共用；該同步邏輯是組態成用以：發現是否該領域共享該資源的其中一個該啟動核心具有一目標操作狀態較低限制性于一目前實現電源節能操作狀態；啟動該核心，如果其是授權以協調其資源，以撤銷對該資源的一電源節能操作狀態，若該同步邏輯已經發現該領域的一啟動核心具有一目標操作狀態較低限制性于一目前實現電源節能操作狀態。10.如權利要求3所述的多核心處理器，其中該同步邏輯的每個實例是組態成根據在一階層式方式組織核心間協調的一階層式協調系統用以在該多核心處理器的其他核心上實施該同步邏輯的從屬實例。11.如權利要求10所述的多核心處理器，其中該階層式協調系統是根據在領域內所述核心所共享的資源將所述核心聚集至所述領域，其中對每個領域而言，為了所述資源的一協調組態的目的，一個單一核心被指定為該領域的管理者。12.如權利要求10所述的多核心處理器，其中：該階層式協調系統是將所述核心聚集至多個領域層級，至少包含：一最高地位的首要層級領域，具有全部的所述核心；以及二個或二個以上對等次一地位的第二層級領域，最緊接于該最高地位，其是該首要層級領域的組成者并成巢于內...

【專利技術屬性】
技術研發人員：G葛蘭亨利，達魯斯D嘉斯金斯，
申請(專利權)人：威盛電子股份有限公司，
類型：發明
國別省市：中國臺灣;71