一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，屬于半導體芯片技術領域。包括FPGA芯片和外圍電路芯片，他們通過板間互聯(lián)總線連接；FPGA芯片包括SDRAM控制器二等，SDRAM控制器二與其他部分通過I/O總線互聯(lián)；處理器通過資源網(wǎng)絡接口與路由器連接；網(wǎng)絡控制器與I/O總線連接；路由器通過片內(nèi)互聯(lián)總線進行互聯(lián)，并于PFGA芯片內(nèi)進行網(wǎng)絡拓撲結構拓展；相鄰FPGA芯片的路由器通過板間互聯(lián)總線連接；外圍電路芯片包括SD卡等，SD卡通過數(shù)據(jù)線與SD卡控制器連接；SDRAM控制器一通過數(shù)據(jù)線與SDRAM控制器連接；網(wǎng)絡控制器與I/O總線連接。本發(fā)明專利技術結構簡單，處理效率高有著很好的推廣應用前景。
【技術實現(xiàn)步驟摘要】
—種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)
本專利技術屬于半導體芯片
，特別是涉及到一種FPGA可編程邏輯門陣列芯片構成的處理器系統(tǒng)。
技術介紹
隨著半導體工藝技術的快速發(fā)展，微處理器(MCU)、數(shù)字信號處理器(DSP)、可編程邏輯門陣列(FPGA)的性能都有了大幅度的提高，使得超大規(guī)模的復雜運算在實際中得以更廣泛的應用但單個處理器還是不能滿足日益增長的應用需求。如果把多個處理器互聯(lián)成處理器陣列進行多核協(xié)作并行計算，則可以成倍提高系統(tǒng)的數(shù)據(jù)處理能力，所以多核互聯(lián)技術的研究已經(jīng)成為新興的熱點問題。處理器之間互聯(lián)的方式有很多種，在不同的應用場合可以進行不同的選擇。傳統(tǒng)上使用并行總線傳輸技術。這種技術結構復雜，因為受到信號偏移的影響，通過提高時鐘頻率來提高傳輸效率的方法，其局限性很大。如果采用拓寬總線的方法來提升傳輸速率，也因為同樣的原因會降低系統(tǒng)的最高頻率，同時過寬的總線也會占據(jù)更多芯片管腳和電路板面積，從而增加了設備的開銷，同時降低了可提供的連接數(shù)目。而且由于增加節(jié)點數(shù)會增大電容，在多點接入的共享總線還造成耗電巨大，在所需的頻率下，需增大電壓才能驅(qū)動總線。另外，傳統(tǒng)的互聯(lián)結構還有諸如安全性差、容錯性差等一系列問題。因此高帶寬的多核處理器核間互聯(lián)技術已經(jīng)成為一個普遍關注的技術。針對現(xiàn)有技術中存在的不足，本
亟需要一種多核處理器系統(tǒng)來改變此種現(xiàn)狀。
技術實現(xiàn)思路
本專利技術所要解決的技術問題是:提供一種基于FPGA的多核處理器系統(tǒng)，通過將多個處理器互聯(lián)成為處理器陣列并行工作，實現(xiàn)服務器處理速度的提高。一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:包括FPGA芯片和外圍電路芯片，所述FPGA芯片和外圍電路芯片通過板間互聯(lián)總線連接；所述FPGA芯片包括SDRAM控制器二、處理器、監(jiān)聽器、網(wǎng)絡控制器、資源網(wǎng)絡接口、路由器、片內(nèi)互聯(lián)總線、板間互聯(lián)總線、SD卡控制器、I/O總線，所述SDRAM控制器二、處理器、監(jiān)聽器、網(wǎng)絡控制器、資源網(wǎng)絡接口、SD卡控制器通過I/O總線互聯(lián)；所述處理器通過資源網(wǎng)絡接口與路由器連接；所述網(wǎng)絡控制器與I/O總線連接；所述路由器通過片內(nèi)互聯(lián)總線進行互聯(lián)，并于PFGA芯片內(nèi)進行網(wǎng)絡拓撲結構拓展；所述相鄰的FPGA芯片的路由器通過板間互聯(lián)總線連接；所述外圍電路芯片包括SD卡、SDRAM控制器一、網(wǎng)絡控制器，所述SD卡通過數(shù)據(jù)線與SD卡控制器連接；所述SDRAM控制器一通過數(shù)據(jù)線與SDRAM控制器連接；所述網(wǎng)絡控制器與I/O總線連接。所述路由器具有網(wǎng)絡拓撲結構，路由器數(shù)目為MXM，其中M≥2的自然數(shù)。所述外圍電路芯片具有一個網(wǎng)絡接口，所述網(wǎng)絡接口通過數(shù)據(jù)線與網(wǎng)絡控制器相連接。所述外圍電路芯片具有一個SD卡，且所述SD卡通過數(shù)據(jù)線與SD卡控制器連接。所述處理器型號為NiosII ;網(wǎng)絡控制器型號為DM9000A。通過上述設計方案，本專利技術可以帶來如下有益效果:1、本專利技術基于FPGA的多核處理器系統(tǒng)，利用通過將多個處理器互聯(lián)成為處理器陣列并行工作，實現(xiàn)服務器處理速度的提高。本專利技術利用網(wǎng)絡接口、資源網(wǎng)絡接口、片內(nèi)互聯(lián)總線、板間互聯(lián)總線、I/o總線進行連接，其實現(xiàn)方便、易于芯片級的集成，且使用效果理想。2、本專利技術的基于FPGA的多核處理器系統(tǒng)有著很好的應用領域，其市場前景十分廣泛，適合于廣大半導體芯片行業(yè)推廣應用。【附圖說明】以下結合附圖和【具體實施方式】對本專利技術作進一步的說明:圖1為本專利技術基于FPGA多核處理器系統(tǒng)的外部結構示意圖。圖2為本專利技術基于FPGA多核處理器系統(tǒng)的內(nèi)部芯片總體結構示意圖。圖中1-SD卡、2-SDRAM控制器一、3-網(wǎng)絡接口、4-SDRAM控制器二、5a-處理器、5b-監(jiān)聽器、6-網(wǎng)絡控制器、7-資源網(wǎng)絡接口、8-路由器、9-片內(nèi)互聯(lián)總線、10-板間互聯(lián)總線、11-1/0總線、I l-SD卡控制器、12-1/0總線、21-FPGA芯片、22-外圍電路芯片。【具體實施方式】如附圖所示，一種基于FPGA的多核處理器系統(tǒng)，其特征是:所述FPGA多核處理器系統(tǒng)包括FPGA芯片21和外圍電路芯片22，所述FPGA芯片21和外圍電路芯片22通過板間互聯(lián)總線10連接；所述FPGA芯片21包括SDRAM控制器4、處理器5a、監(jiān)聽器5b、資源網(wǎng)絡接口 7、路由器8、片內(nèi)互聯(lián)總線9、SD卡控制器11、1/0總線12，所述SDRAM控制器二 4、處理器5a、監(jiān)聽器5b、資源網(wǎng)絡接口 7、SD卡控制器11通過I/O總線12互聯(lián)；所述處理器5a通過資源網(wǎng)絡接口 7連接至路由器8 ;所述路由器8通過片內(nèi)互聯(lián)總線9進行互聯(lián)；所述外圍電路芯片22包括SD卡USDRAM控制器一 2、網(wǎng)絡控制器6，所述SD卡I通過數(shù)據(jù)線連接至SD卡控制器11 ;所述SDRAM控制器一 2通過數(shù)據(jù)線連接至SDRAM控制器4 ;所述網(wǎng)絡控制器6與I/O總線12連接。所述路由器8具有網(wǎng)絡拓撲結構，路由器8數(shù)目為M X M，其中M≥2的自然數(shù)。所述外圍電路芯片22具有一個網(wǎng)絡接口 3，所述網(wǎng)絡接口 3通過數(shù)據(jù)線與網(wǎng)絡控制器6相連接。所述外圍電路芯片22具有一個SD卡1，且所述SD卡I通過數(shù)據(jù)線與SD卡控制器11連接。所述處理器5a型號為NiosII ;網(wǎng)絡控制器6型號為DM9000A。本專利技術的工作步驟是:處理器5a工作時，初始狀態(tài)隨機在四個軟核處理器5a中選擇一個作為起始工作處理器，負責周圍硬件設備管理和網(wǎng)絡端口監(jiān)聽；當有新的任務產(chǎn)生時(由原任務產(chǎn)生的分支任務或者通過網(wǎng)絡傳來的任務命令)，從初始處理器5a開始進行對角方向的XY路由，尋找任務量最低的處理器，進行新任務的處理，新加入的處理器既可以作為前一級處理器5a的協(xié)處理器，也可以作為獨立處理器5a工作，最新分配任務的處理器5a將作為下一次分配任務的起點，以此循環(huán)進行。作為協(xié)處理器5a的根處理器，只有當所有協(xié)處理器的任務都完成時，才能結束自己的任務。本專利技術提供了基于FPGA的多核處理器系統(tǒng)，達到了多核處理器核間互聯(lián)的技術目的，該系統(tǒng)設備結構簡單，操作簡單方便，省時省人有著很好的推廣應用前景。以上所述僅為本專利技術的較佳實施例，并不用以限制本專利技術，凡在本專利技術的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本專利技術的保護范圍之內(nèi)。本文檔來自技高網(wǎng)...
【技術保護點】
一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：包括FPGA芯片（21）和外圍電路芯片（22），所述FPGA芯片（21）和外圍電路芯片（22）通過板間互聯(lián)總線（10）連接；所述FPGA芯片（21）包括SDRAM控制器二（4）、處理器(5a)、監(jiān)聽器(5b)、網(wǎng)絡控制器（6）、資源網(wǎng)絡接口（7）、路由器（8）、片內(nèi)互聯(lián)總線（9）、板間互聯(lián)總線（10）、SD卡控制器（11）、I/O總線（12），所述SDRAM控制器二（4）、處理器（5a）、監(jiān)聽器（5b）、網(wǎng)絡控制器（6）、資源網(wǎng)絡接口（7）、SD卡控制器（11）通過I/O總線（12）互聯(lián)；所述處理器（5a）通過資源網(wǎng)絡接口（7）與路由器（8）連接；所述網(wǎng)絡控制器（6）與I/O總線(12)連接；所述路由器（8）通過片內(nèi)互聯(lián)總線（9）進行互聯(lián)，并于PFGA芯片（21）內(nèi)進行網(wǎng)絡拓撲結構拓展；所述相鄰的FPGA芯片（21）的路由器（8）通過板間互聯(lián)總線（10）連接；所述外圍電路芯片（22）包括SD卡（1）、SDRAM控制器一（2）、網(wǎng)絡控制器（6），所述SD卡（1）通過數(shù)據(jù)線與SD卡控制器（11）連接；所述SDRAM控制器一（2）通過數(shù)據(jù)線與SDRAM控制器（4）連接；所述網(wǎng)絡控制器（6）與I/O總線（12）連接。...
【技術特征摘要】
1.一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:包括FPGA芯片(21)和外圍電路芯片(22)，所述FPGA芯片(21)和外圍電路芯片(22)通過板間互聯(lián)總線(10)連接；所述FPGA芯片(21)包括SDRAM控制器二(4)、處理器(5a)、監(jiān)聽器(5b)、網(wǎng)絡控制器(6)、資源網(wǎng)絡接口(7)、路由器(8)、片內(nèi)互聯(lián)總線(9)、板間互聯(lián)總線(10)、SD卡控制器(11)、I/O總線(12)，所述SDRAM控制器二(4)、處理器(5a)、監(jiān)聽器(5b)、網(wǎng)絡控制器(6)、資源網(wǎng)絡接口(7)、SD卡控制器(11)通過I/O總線(12)互聯(lián)；所述處理器(5a)通過資源網(wǎng)絡接口(7)與路由器(8)連接；所述網(wǎng)絡控制器(6)與I/O總線(12)連接；所述路由器(8)通過片內(nèi)互聯(lián)總線(9)進行互聯(lián)，并于PFGA芯片(21)內(nèi)進行網(wǎng)絡拓撲結構拓展；所述相鄰的FPGA芯片(21)的路由器(8)通過板間互聯(lián)總線(10)連接； 所述外圍電路芯片(22)包括SD卡(I)、SDRAM控制器一(2)、...
【專利技術屬性】
技術研發(fā)人員：才華，吳劍飛，楊勇，曲福恒，韓太林，劉俊杰，
申請(專利權)人：長春理工大學，
類型：發(fā)明
國別省市：吉林;22
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。