【技術實現步驟摘要】
數字電源閘控的集成電路及方法
本專利技術涉及一種電源閘控,特別涉及一種數字化地控制一電路的一閘控供給電壓,該電路包括快速且平緩地調降供給電壓,調降的供給電壓足以使該電路維持本身的狀態并減少漏電流,并在恢復操作下,快速且平緩地增加供給電壓。
技術介紹
互補式MOS(COMS)電路消耗較少的功率,并且相較于其它型式的集成電路更為密集,故CMOS技術變成數字電路中主要的類型。CMOS電路具有N型通道的裝置(NMOS)與P型通道的裝置(PMOS)的組合或是多個晶體管,根據設計、尺寸、材料及工藝的不同,每一晶體管的柵極與源極間具有一相對應的臨界電壓。集成電路的設計及制造技術減少了操作電壓及裝置尺寸。當裝置尺寸及電壓電平減少時,每一裝置的通道長度及氧化層厚度都會被減少。制造過程中,若改變柵極材料時,可降低臨界電壓,但卻會增加漏電流。漏電流是指當柵極與源極間的電壓小于CMOS裝置的臨界電壓時,漏極與源極間的流動電流。在已知的動態環境架構中,漏電流造成總功率損耗的15%~30%。在特定的時間周期中和/或在特定的情況下,CMOS電路或CMOS電路的局部電路可能不需正常工作,因而被閑置。由于流動的漏電流消耗寶貴的功率,因此,若維持全電源予閑置的電路實在是浪費且沒有效率。對于CMOS技術而言,藉由減少CMOS裝置的基極(bulk)電壓或是基體(body)連接的電壓,可減少漏電流。然而對于目前的40nm及28nm的CMOS技術而言,已知的方法無法有效地減少漏電流。
技術實現思路
本專利技術提供一種數字電源閘系統,控制一功能電路的一供給電壓,用以將該功能電路的供給電壓降至一狀態保留電平 ...
【技術保護點】
一種數字電源閘系統,用以控制閘控供給總線的電壓,該閘控供給總線耦接功能電路的供給電壓輸入端,該功能電路與整合供給總線的電壓有關,該數字電源閘系統包括:多個閘控裝置,每一閘控裝置具有一電流端對以及一控制端,該電流端對耦接該整合供給總線及該閘控供給總線;電源閘控系統,控制數字控制數值,其中該數字控制數值包括多個位,該數字控制數值的每一位用以控制所述閘控裝置的至少一控制端,用以致能所述閘控裝置中的相對應的閘控裝置;以及其中該電源閘控系統連續性地調整該數字控制數值,執行電源閘控,用以降低該閘控供給總線的電壓至狀態保留電壓電平,在保留該功能電路的數字狀態時,減少漏電流。
【技術特征摘要】
2013.06.05 US 61/831,544;2014.01.22 US 61/930,356;1.一種數字電源閘系統,用以控制閘控供給總線的電壓,該閘控供給總線耦接功能電路的供給電壓輸入端,該功能電路與整合供給總線的電壓有關,該數字電源閘系統包括:多個閘控裝置,每一閘控裝置具有一電流端對以及一控制端,該電流端對耦接該整合供給總線及該閘控供給總線;電源閘控系統,控制數字控制數值,其中該數字控制數值包括多個位,該數字控制數值的每一位用以控制所述閘控裝置的至少一控制端,用以致能所述閘控裝置中的相對應的閘控裝置;以及其中該電源閘控系統連續性地調整該數字控制數值,執行電源閘控,用以降低該閘控供給總線的電壓至狀態保留電壓電平,在保留該功能電路的數字狀態時,減少漏電流,其中一電源控制器令該功能電路進入閑置模式,并以令該電源閘控系統將該閘控供給總線的電壓降低至該狀態保留電壓電平。2.如權利要求1所述的數字電源閘系統,其中該數字控制數值的所述位為二進制加權(binaryweighted)。3.如權利要求1所述的數字電源閘系統,其中該電源控制器令該功能電路進入閑置模式,關閉功能性時鐘并觸發閘控信號,該功能電路接收該功能性時鐘,該閘控信號令該電源閘控系統根據一參考電壓,降低該閘控供給總線的電壓至該狀態保留電壓電平。4.如權利要求1所述的數字電源閘系統,其中該電源閘控系統包括一數字調整器,在多個連續調整周期的每一個后,該數字調整器藉由整合一數字調整數值與該數字控制數值,減少該閘控供給總線的電壓。5.如權利要求4所述的數字電源閘系統,其中該數字調整器周期性地調整該數字調整數值,用以在連續調整周期中,維持一固定增益。6.如權利要求4所述的數字電源閘系統,其中該數字調整數值為該數字控制數值的目前數值的位移結果。7.如權利要求4所述的數字電源閘系統,其中該數字調整器周期性地調整該數字調整數值的調整率及大小,用以避免無法達到該狀態保留電壓電平。8.如權利要求4所述的數字電源閘系統,其中當該閘控供給總線的電壓朝該狀態保留電壓電平而減少時,該數字調整器增加所述連續調整周期的持續時間,并且減小該數字調整數值。9.如權利要求1所述的數字電源閘系統,還包括:電壓比較器,用以比較該閘控供給總線的電壓與多個臨界電壓,所述臨界電壓包括預設臨界電壓,該預設臨界電壓表示該狀態保留電壓電平;以及其中該電源閘控系統包括一時鐘控制器,該時鐘控制器改變一時鐘信號的周期,當該閘控供給總線的電壓達到至少一預設電壓電平時,該時鐘信號控制調整時間,該預設電壓電平大于該狀態保留電壓電平。10.如權利要求1所述的數字電源閘系統,其中該電源閘控系統包括時鐘控制器,該時鐘控制器改變一時鐘信號的周期,當該數字控制數值等于一預設電壓電平時,該時鐘信號控制調整時間。11.如權利要求1所述的數字電源閘系統,其中該電源閘控系統包括增量調整器,該增量調整器從該數字控制數值的多個不同位移結果中選擇一個,用以作為該數字調整數值,并且當該數字控制數值到達一預設數值時,該增量調整器從所述不同位移結果中選擇另一個作為該數字調整數值。12.如權利要求1所述的數字電源閘系統,還包括:電壓比較器,用以比較該閘控供給總線的電壓與多個臨界電壓,所述臨界電壓具有一預設臨界電壓,該預設臨界電壓表示該狀態保留電壓電平;以及其中該電源閘控系統包括一增量調整器,該增量調整器從該數字控制數值的多個不同位移結果中選擇一個,用以作為該數字調整數值,并且當閘控供給總線的電壓達該預設電壓電平時,該增量調整器從所述不同位移結果中選擇另一個作為該數字調整數值,該預設電壓電平大于該狀態保留電壓電平。13.如權利要求1所述的數字電源閘系統,其中該電源閘控系統周期性地調整該數字控制數值的一調整率及一大小中的至少一個,使得該閘控供給總線的電壓跟隨一預設電壓曲線。14.一種數字電源閘控的集成電路,包括:整合供給總線;至少一閘控供給總線;至少一功能方塊,每一功能方塊具有電壓供給輸入端,該電壓供給輸入端耦接相對應的閘控供給總線;以及至少一數字電源閘系統,每一電源閘控系統被提供給相對應的功能方塊,并包括:多個閘控裝置,每一閘控裝置具有電流端對以及控制端,該電流端對耦接該整合供給總線及該閘控供給總線;電源閘控系統,控制數字控制數值,其中該數字控制數值包括多個位,該數字控制數值的每一位控制所述閘控裝置的至少一控制端,用以啟動相對應的閘控裝置;以及其中該電源閘控系統藉由連續調整該數字控制數值,以進行電源閘控,用以將相對應的閘控供給總線的電壓減少至一狀態保留電壓電平,在維持該功能方塊的數字狀態時,減少漏電流,其中該數字電源閘控的集成電路還包括電源控制器,令該相對應功能方塊進行閑置模式,并以令該電源閘控系統將該閘控供給總線的電壓減少至該狀態保留電壓電平。15.如權利要求14所述的數字電源閘控的集成電路,其中所述閘控裝置的每一個均包括PMOS晶體管。16.如權利要求14所述的數字電源閘控的集成電路,其中該數字控制數值的第一位控制所述閘控裝置的一部分,所述閘控裝置的其它部分由該數字控制數值的其它位所控制。17.如權利要求14所述的數字電源閘控的集成電路,還包括:限制電路,用以將該數字控制數值限制在預設最小數字數值。18.如權利要求14所述的數字電源閘控的集成電路,還包括:該功能方塊包括多個功能方塊;該閘控供給總線包括多個閘控供給總線,所述閘控供給總線的每一個提供一閘控供給電壓給所述功能方塊中的相對應功能方塊;該數字電源閘系統包括多個數字電源閘系統,所述數字電源閘系統的每一個對所述功能方塊中的一相對應功能方塊進行電源閘控;以及電源控制器,觸發多個閘控信號中一相對應閘控信號,用以對所述功能方塊的任何一個進行電源閘控操作的初始化。19.如權利要求18所述的數字電源閘控的集成電路,其中所述功能方塊包括多個處理器內核,所述處理器內核被設置于多處理器系統中。20.如權利要求14所述的數字電源閘控的集成電路,其中該電源控制系統包括:方塊控制器,提供時鐘信號,用以控制該數字控制數值的連續調整的調整率,并且當該相對應的閘控供給流排的電壓到達多個臨界電壓的每一個時,該方塊調整器調整該時鐘信號的周期;以及電源閘控制器,接收電源閘控信號以及該時鐘信號,并且產生并調整該數字控制數值,用以執行該電源閘控。21.如權利要求14所述的數字電源閘控的集成電路,其中該電源閘控系統包括:時鐘控制器,提供時鐘信號,用以控制該數字控數值的連續調整的調整率,并在電源閘控時,并且該數字控制數值達該數字控制數值的至少一預設數值時,調整該時鐘信號的周期;以及電源閘控制器,接收電源閘控信號以及該時鐘信號,并產生及調整該數字控制數值,用以執行該電源閘控。22.如權利要求14所述的數字電源閘控的集成電路,其中該電源閘控系統包括:時鐘控制器,提供時鐘信號,用以控制該數字控數值的連續調整的調整率,并在電源閘控時,以及該數字控制數值達多個編程數值的每一個時,調整該時鐘信號的周期;以及電源閘控制器,接...
【專利技術屬性】
技術研發人員:詹姆斯R隆柏格,
申請(專利權)人:威盛電子股份有限公司,
類型:發明
國別省市:中國臺灣;71
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。