對選擇柵極和部分替換柵極的柵電介質使用熱氧化物制造技術

本發明專利技術涉及對選擇柵極和部分替換柵極的柵電介質使用熱氧化物。熱生長的含氧介電層形成于NVM區域內的控制柵極上，高k柵極介電層和阻擋層形成于邏輯區域內。多晶硅層形成于所述熱生長的含氧介電層和所述阻擋層上并且被平面化。第一掩模層形成于所述多晶硅層和控制柵極上并且限定了橫向相鄰于所述控制柵極的選擇柵極位置。第二掩模層被形成以限定邏輯柵極位置。所述多晶硅層的暴露部分被移除使得第一部分保留在所述選擇柵極位置處以及多晶硅層部分保留在所述邏輯柵極位置處。介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的周圍。移除所述多晶硅層以在所述邏輯柵極位置處導致暴露了所述阻擋層的開口。

【技術實現步驟摘要】
對選擇柵極和部分替換柵極的柵電介質使用熱氧化物
本公開通常涉及非易失性存儲器，更具體地說涉及在同一集成電路上集成非易失性存儲器和邏輯晶體管。
技術介紹
很多半導體器件在同一集成電路(IC)上包括或嵌入具有其它晶體管類型的非易失性存儲器。不同晶體管類型的制作工藝可能不相同，要求工藝被集成。例如，為了集成NVM和CMOS (互補金屬氧化物半導體)，CMOS工藝可以被修改以包括制作NVM存儲單元和支持器件所必需的工藝步驟。閃存NVM通常被嵌入到例如有CMOS邏輯電路的片上系統(SoC)集成電路。閃存NVM可能包括含多晶硅的浮動柵極，或使用包括納米晶體或0N0(氧化物-氮化物-氧化物)層的電荷存儲層。。存儲單元可能還包括控制柵極，所述控制柵極包括多晶硅、金屬、或兩者。此外，可能希望使用邏輯晶體管內的高k (其中k指材料的介電常數)柵極介電層。在同一集成電路上集成非易失性存儲單元和有金屬柵極和高k柵極介電層的邏輯晶體管可能要求很多附加工藝步驟。所需要的是一種工藝集成方法以有效地對NVM單元陣列嵌入金屬柵極/高k介電質邏輯晶體管。【附圖說明】本專利技術通過舉例的方式說明并不被附圖所限制，在附圖中類似的參考符號表示相同的元素。附圖中的元素說明是為了簡便以及清晰，不一定按比例繪制。圖1根據一個實施例，是在加工中的一個階段的半導體器件的橫截面；圖2是在加工的一個隨后階段的圖1的半導體器件的橫截面；圖3是在加工的一個隨后階段的圖2的半導體器件的橫截面；圖4是更詳細顯示了圖3中顯示的半導體器件的一部分；圖5是在加工的一個隨后階段的圖3的半導體器件的橫截面；圖6是在加工的一個隨后階段的圖5的半導體器件的橫截面；圖7是在加工的一個隨后階段的圖6的半導體器件的橫截面；圖8是在加工的一個隨后階段的圖7的半導體器件的橫截面；圖9是在加工的一個隨后階段的圖8的半導體器件的橫截面；圖10是在加工的一個隨后階段的圖9的半導體器件的橫截面；圖11是在加工的一個隨后階段的圖10的半導體器件的橫截面；圖12是在加工的一個隨后階段的圖11的半導體器件的橫截面；圖13是在加工的一個隨后階段的圖12的半導體器件的橫截面；圖14是在加工的一個隨后階段的圖13的半導體器件的橫截面；圖15是在加工的一個隨后階段的圖14的半導體器件的橫截面；圖16是在加工的一個隨后階段的圖15的半導體器件的橫截面；圖17是在加工的一個隨后階段的圖16的半導體器件的橫截面；以及圖18是在加工的一個隨后階段的圖17的半導體器件的橫截面?！揪唧w實施方式】一方面，非易失性存儲(NVM)單元和邏輯晶體管的集成有效地在單一的集成電路上集成了 NVM和邏輯。這個集成技術利用熱氧化物用于選擇柵極和部分替換柵極的柵極介電層以獲得邏輯器件的金屬柵極。通過參考附圖和下面的描述可以更好地理解。本專利技術所描述的半導體襯底可以是具有可熱氧化的頂面的任何半導體襯底。圖1顯不的是半導體器件10。所述器件有半導體襯底16、位于襯底16的一部分內或一部分之上的NVM區域12、位于襯底16的一部分內或一部分之上的邏輯區域14、以及位于襯底16之上的硬掩模層18。在同一襯底16內或之上,可以也有其它區域。用于形成單一邏輯晶體管和單一 NVM單元的工藝將在隨后的附圖中顯示并且是將在這些區域內形成的其它晶體管和存儲單元的示范。硬掩模層18可以是氮化物并且可以約100埃厚。其它材料和厚度也可以被使用。圖2顯示的是在從NVM區域12移除硬掩模層18之后的半導體器件10。未顯示的掩膜被用于進行這個蝕刻。圖3顯示的是在襯底16上的NVM區域12之上和掩模層18上的邏輯區域14之上沉積電荷存儲層20之后的半導體器件10。圖4顯示的是更詳細的電荷存儲層20。電荷存儲層20有位于襯底16上的介電層22、多個位于介電層22上的包括示范的納米晶體28的納米晶體24、以及位于介電層22上和位于納米晶體24上或圍繞納米晶體24的介電層26。介電層22和26最好是氧化物。介電層22是其中電荷通過其中流入納米晶體24以用于編程的介電層以及納米晶體24和溝道之間的柵極介電層。介電層26是電荷從納米晶體24流出其中以用于擦除的介電層。納米晶體24最好是硅以能夠經受隨后的熱氧化步驟。圖5顯示的是在NVM區域12和邏輯區域14內的電荷存儲層20上形成一種柵極材料30之后的半導體器件。柵極材料30可以有約800-1000埃的厚度。柵極材料30可以是金屬。所述金屬可以在多晶硅上提供益處。多晶硅也可以被使用。柵極材料30還可以是導電材料的堆疊。所述導電材料可以包括金屬和多晶硅。圖6顯示的是在蝕刻柵極材料30和電荷存儲層20之后的半導體器件10。除了圖案化柵極材料30，不需要對柵極材料30做任何改變，但結果是NVM區域12內用作功能結構的控制柵極32。柵極材料30、電荷存儲層20、以及硬掩模層18從邏輯區域14移除使得襯底16的頂面在邏輯區域14內被暴露。襯底16的頂部部分也在NVM區域12內被暴露，除了控制柵極32存在的部分。圖7顯示的是在NVM區域12和邏輯區域14的所述暴露部分上以及控制柵極32上形成介電層21之后的半導體器件10。襯底16上的介電層21被熱生長并且可以被稱為熱氧化物層，其中它是使用熱來生長的氧化物層而不是沉積的氧化物層?？刂茤艠O上的介電層21也是氧化物，但是大部分是沉積的氧化物層。因此，介電層21可以被稱為氧化物層21?？刂茤艠O32上的氧化物層21是通過首先沉積共形氧化物層隨后用各向異性蝕刻來形成的，其中該各向異性蝕刻在控制柵極32周圍形成了側壁間隔物并且從襯底16移除了共形氧化物層。然后進行熱氧化步驟，這導致氧化物層21在襯底16上生長。在襯底16上的氧化物層21的生長是在相對高的溫度下進行的；如果金屬層已先前被形成，該溫度大于可能會導致損壞金屬層的溫度。其結果是襯底16上的氧化物層21是高品質的并且有效作為將要被形成的選擇柵極的柵極電介質。氧化物層21在控制柵極32上可以比在襯底16上更厚，在控制柵極32上它幾乎全部被沉積并且僅略微生長，而在襯底16上它可以僅生長。多晶硅的層23形成于NVM區域12和邏輯區域14內的氧化物層21上。多晶硅層23比氧化物層21厚，但比控制柵極32的高度顯著地更薄。在邏輯區域14的處理期間，層23起到硬掩模的作用，并且在保護氧化物層21方面特別重要，在此它位于襯底16上并且起到將要被形成的選擇柵極的柵極電介質的作用。圖8顯示的是在從邏輯區域14移除氧化物層21和多晶硅層23以及沉積高k介電層34和金屬層35之后的半導體器件10，其中所述金屬層35將起到將要被形成的邏輯晶體管的功函數設置層的作用。圖9顯示的是在從NVM區域12移除高k介電層34和金屬層35之后的半導體器件10。圖10顯示的是在形成多晶硅層36之后的半導體器件10，其中它是由沉積多晶硅層而得到的，多晶硅層在NVM區域12內與多晶硅層23合并的，但在邏輯區域14內僅僅在金屬層35之上沉積。結果就是在NVM區域12內多晶硅層36比在邏輯區域14之上的更厚。圖11顯示的是在層36上執行平面化過程，例如化學機械拋光(CMP)以使層36位于有與控制柵極32的高度相同的高度的平面形式中之后的半導體器件10，其中多晶硅層23和36合本文檔來自技高網...

【技術保護點】
一種在襯底的邏輯區域內制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區域內制作非易失性存儲NVM單元的方法，包括：在所述NVM區域內的所述襯底之上形成覆在電荷存儲層上的控制柵極；在所述NVM區域內的所述襯底和所述控制柵極上以及在所述邏輯區域內的所述襯底上形成熱生長的含氧介電層；從所述邏輯區域移除所述熱生長的含氧介電層；在所述邏輯區域內的所述襯底之上形成高k柵極介電層；在所述邏輯區域內的所述高k柵極介電層之上形成阻擋層；在所述NVM區域內的所述熱生長的含氧介電層之上以及在所述邏輯區域內的所述阻擋層之上形成多晶硅層；平面化所述多晶硅層；在所述NVM區域內的所述多晶硅層和控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區域內限定了橫向相鄰于所述控制柵極的選擇柵極位置；在所述邏輯區域內的所述多晶硅層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區域內限定了邏輯柵極位置；使用所述第一掩模層來移除在所述NVM區域內的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極；使用所述第二掩模層來移除在所述邏輯區域內的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處；在所述NVM區域和所述邏輯區域內形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分之上；平面化所述介電層以暴露所述多晶硅層的所述第二部分；以及移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導致開口，其中所述開口暴露了所述阻擋層。...

【技術特征摘要】
2013.03.08 US 13/790,0041.一種在襯底的邏輯區域內制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區域內制作非易失性存儲NVM單元的方法，包括: 在所述NVM區域內的所述襯底之上形成覆在電荷存儲層上的控制柵極； 在所述NVM區域內的所述襯底和所述控制柵極上以及在所述邏輯區域內的所述襯底上形成熱生長的含氧介電層； 從所述邏輯區域移除所述熱生長的含氧介電層； 在所述邏輯區域內的所述襯底之上形成高k柵極介電層； 在所述邏輯區域內的所述高k柵極介電層之上形成阻擋層； 在所述NVM區域內的所述熱生長的含氧介電層之上以及在所述邏輯區域內的所述阻擋層之上形成多晶硅層； 平面化所述多晶硅層； 在所述NVM區域內的所述多晶硅層和控制柵極之上形成第一掩模層，其中所述第一掩模層在所述NVM區域內限定了橫向相鄰于所述控制柵極的選擇柵極位置； 在所述邏輯區域內的所述多晶硅層之上形成第二掩模層，其中所述第二掩模層在所述邏輯區域內限定了邏輯柵極位置； 使用所述第一掩模層來移除在所述NVM區域內的所述多晶硅層的暴露部分，其中所述多晶硅層的第一部分保留在所述選擇柵極位置處以形成選擇柵極； 使用所述第二掩模層來移除在所述邏輯區域內的所述多晶硅層的暴露部分，其中所述多晶硅層的第二部分保留在所述邏輯柵極位置處； 在所述NVM區域和所述邏輯區域內形成介電層，其中所述介電層形成于所述選擇柵極、所述控制柵極、以及所述多晶硅層的所述第二部分之上； 平面化所述介電層以暴露所述多晶硅層的所述第二部分；以及移除所述多晶硅層的所述第二部分以在所述邏輯柵極位置處導致開口，其中所述開口暴露了所述阻擋層。2.根據權利要求1所述的方法，其中形成所述第一掩模層的步驟被執行使得: 所述第一掩模層直接位于所述控制柵極之上，以及 所述第一掩模層的第一邊緣從所述控制柵極橫向延伸到所述多晶硅層上以在所述NVM區域內限定橫向相鄰于所述控制柵極的所述選擇柵極位置。3.根據權利要求1所述的方法，還包括: 在所述NVM區域內的所述選擇柵極和所述控制柵極之上形成保護層，其中所述保護層暴露了所述邏輯區域。4.根據權利要求1所述的方法，還包括: 在形成所述熱生長的含氧介電層的步驟之前，在所述控制柵極的側壁上形成氧化物間隔物。5.根據權利要求1所述的方法，其中所述第一掩模層和所述第二掩模層是相同圖案化的掩模層的部分，并且其中使用所述第一掩模層來移除在所述NVM區域內的所述多晶硅層的暴露部分以及使用所述第二掩模層來移除在所述邏輯區域內的所述多晶硅層的暴露部分的步驟被同時執行。6.根據權利要求1所述的方法，其中所述阻擋層包括功函數設置金屬。7.根據權利要求1所述的方法，其中在所述NVM區域內的所述襯底之上形成覆在所述電荷存儲層上的所述控制柵極的步驟包括: 在所述NVM區域和所述邏輯區域內的所述襯底之上形成所述電荷存儲層； 在所述NVM區域和所述邏輯區域內的所述電荷存儲層之上形成第二多晶硅層；以及圖案化所述第二多晶硅層和所述電荷存儲層以在所述NVM區域內形成所述控制柵極并且從所述邏輯區域移除所述第二多晶硅層和所述電荷存儲層。8.根據權利要求1所述的方法，其中在形成所述選擇柵極之后，所述熱生長的含氧介電層的一部分位于所述選擇柵極和所述控制柵極之間。9.根據權利要求1所述的方法，其中在使用所述第一和第二掩模層來移除在所述NVM區域和所述邏輯區域內的所述多晶硅層的暴露部分的步驟之后，所述方法還包括: 在橫向相鄰于所述選擇柵極的所述襯底內形成第一源極/漏極區域以及在橫向相鄰于所述控制柵極的所述襯底內形成第二源極/漏極區域，使得所述選擇柵極和所述控制柵極位于所述第一和第二源極/漏極區域之間；以及 在橫向相鄰于所述多晶硅層的所述第二部分的第一側壁的所述襯底內形成第三源極/漏極區域以及在橫向相鄰于所述多晶硅層的所述第二部分的第二側壁的所述襯底內形成第四源極/漏極區域。10.根據權利要 求9所述的方法，其中在使用所述第一和第二掩模層來移除在所述NVM區域和所述邏輯區域內的所述多晶硅層的暴露部分的步驟之后，所述方法還包括: 形成圍繞所述選擇柵極和所述控制柵極的外側壁的第一側壁間隔物以及形成圍繞所述多晶硅層的所述第二部分的第二側壁間隔物。11.根據權利要求1所述的方法，還包括: 在從所述邏輯區域移除所述熱生長的含氧介電層的步驟之前，在所述熱生長的含氧介電層之上形成第二多晶硅層，其中所述多晶硅層形成于所述第二多晶硅層之上，以及 其中移除所述熱生長的含氧介電層的步驟還包括從所述邏輯區域移除所述第二多晶娃層。12.根據權利要求11所述的方法，其中形成所述高k柵極介電層和形成所述阻擋層的步驟包括: 在所述NVM區域內的所述第二多晶硅層之上和所述邏輯區域內的所述襯底之上形成所述高k柵極介電層； 在所述NVM區域內和所述邏輯區域內的所述高k柵極介電層之上形成所述阻擋層；以及 從所述NVM區域移除所述高k柵極介電層和所述阻擋層。13.根據權利要求1所述的方法，其中所述電荷存儲層包括納米晶體或氮化物中的至少一個。14.根據權利要求3所述的方法，其中在移除所述多晶硅層的所述第二部分的以在所述邏輯柵極位置處導致所述開口的步驟之后，所述方法還包括: 在所述NVM區域內的所述保護層之上以及所述邏輯區域內的所述阻擋層上的所述開口之內形成邏輯柵極層；以及 平面化所述邏輯柵極層以在所述邏輯柵極位置處導致邏輯柵極，其中所述平面化從所述NVM區域移除了所述保護層。15.一種在襯底的邏輯區域內制作邏輯晶體管以及在所述襯底的非易失性存儲NVM區域內制作非易失性存儲NVM單元的方法，包括: 在所述NVM區域內的所述襯底之上形成覆在電荷存儲層上的控制柵極，其中所述控制柵極包括多晶硅； 在所述控制柵極的側壁上形成氧化物間隔物； 在所述NVM區域內的所述襯底上、所述控制柵極上以及所述邏輯區域內的所述襯底上熱生長的含氧介電層； 從所述邏輯區域移除所述熱生長的含氧介電層； 在...

【專利技術屬性】
技術研發人員：M·D·霍爾，M·D·施羅夫，F·K·小巴克爾，
申請(專利權)人：飛思卡爾半導體公司，
類型：發明
國別省市：美國;US