電壓自適應調整電路和芯片制造技術

本發明專利技術公開了一種電壓自適應調整電路和芯片。該電壓自適應調整電路包括性能分類監控器和自適應控制器，性能分類監控器，設置在芯片的內部，用于檢測芯片在當前的工作電壓下的工作性能，并向自適應控制器輸出檢測結果信號；自適應控制器，與性能分類監控器連接，用于根據性能分類監控器輸出的檢測結果信號，向芯片的電源管理模塊輸出控制信號，控制信號用于控制電源管理模塊調整芯片的工作電壓。本發明專利技術實施例能夠降低測試工作量。

【技術實現步驟摘要】
電壓自適應調整電路和芯片
本專利技術實施例涉及電子
，并且更具體地，涉及一種電壓自適應調整電路和芯片。
技術介紹
隨著芯片制造工藝的發展和設計集成度的提升，芯片功耗問題成為亟待解決的問題。降低芯片功耗的技術除傳統的時鐘門控等技術外，自適應電壓調整(AVS，AdaptiveVoltageScaling)技術作為新的有效而重要的低功耗技術而備受關注。其中，確定芯片的最低工作電壓是實施AVS技術的核心步驟，該最低工作電壓要滿足系統最惡劣工作情形下的安全性。在芯片的最低工作電壓基礎上增加適當的電壓裕量即可作為芯片實際工作電壓。采用上述方法實現的AVS系統其實際工作電壓可以降低到不采用AVS系統下工作電壓的85％，功耗節省可達30％。然而，在確定芯片的最低工作電壓時，構造合理的測試向量非常困難，往往難以保證覆蓋所有相關路徑。目前業界通行的做法是采用測試專用設計(DesignForTest，DFT)向量進行測試，進而確定芯片的最低工作電壓。然后與實測結果進行對比，并在此基礎上修正最低工作電壓的值。上述方法需要測試大量的芯片，工作量大，測試流程耗時長。
技術實現思路
本專利技術實施例提供了一種電壓自適應調整電路和芯片，能夠降低測試工作量。第一方面，提供了一種電壓自適應調整電路，電壓自適應調整電路包括性能分類監控器和自適應控制器，性能分類監控器，設置在芯片的內部，用于檢測芯片在當前的工作電壓下的工作性能，并向自適應控制器輸出檢測結果信號；自適應控制器，與性能分類監控器連接，用于根據性能分類監控器輸出的檢測結果信號，向芯片的電源管理模塊輸出控制信號，控制信號用于控制電源管理模塊調整芯片的工作電壓；其中，性能分類監控器包括一個源信號生成電路、一個比較基準電路、至少一個延時電路、至少一個比較分支電路和至少一個比較檢測電路，源信號生成電路，用于為性能分類監控器提供源信號，比較基準電路，用于根據源信號輸出基準信號，至少一個延時電路，用于對源信號進行延時處理，得到延時后的源信號，至少一個比較分支電路，用于根據延時后的源信號，輸出比較信號，至少一個比較檢測電路，用于根據基準信號和比較信號，輸出檢測結果信號。結合第一方面，在第一方面的第一種實現方式中，自適應控制器包括配置電路和控制電路，配置電路，用于生成并向性能分類監控器輸出配置信號，配置信號用于配置性能分類監控器的延時鏈；控制電路，用于根據性能分類監控器輸出的檢測結果信號，向芯片的電源管理模塊輸出控制信號。結合第一方面及其上述實現方式，在第一方面的第二種實現方式中，至少一個延時電路包括第一延時電路和第二延時電路，至少一個比較分支電路包括第一比較分支電路和第二比較分支電路，至少一個比較檢測電路包括第一比較檢測電路和第二比較檢測電路；源信號生成電路的輸入端、比較基準電路的第一輸入端、第一比較分支電路的第一輸入端和第二比較分支電路的第一輸入端分別接收時鐘信號作為驅動；配置信號包括第一配置信號和第二配置信號，配置電路的第一輸出端連接第一延時電路的第一輸入端并提供第一配置信號，配置電路的第二輸出端連接第二延時電路的第一輸入端并提供第二配置信號；源信號生成電路的輸出端用于提供源信號，分別與比較基準電路的第二輸入端和第一延時電路的第二輸入端以及第二延時電路的第二輸入端連接；第一延時電路的輸出端與第一比較分支電路的第二輸入端連接，第二延時電路的輸出端與第二比較分支電路的第二輸入端連接；比較基準電路的輸出端用于提供基準信號，分別與第一比較檢測電路的第一輸入端和第二比較檢測電路的第一輸入端連接，第一比較分支電路的輸出端連接第一比較檢測電路的第二輸入端，第二比較分支電路的輸出端連接第二比較檢測電路的第二輸入端；第一比較檢測電路的輸出端和第二比較檢測電路的輸出端分別與控制電路的輸入端連接，用于提供檢測結果信號。結合第一方面及其上述實現方式，在第一方面的第三種實現方式中，至少一個延時電路為一個延時電路，至少一個比較分支電路為一個比較分支電路，至少一個比較檢測電路為一個比較檢測電路；源信號生成電路的輸入端、比較基準電路的第一輸入端和比較分支電路的第一輸入端分別接收時鐘信號作為驅動；配置信號包括第一配置信號，配置電路的第一輸出端連接延時電路第一輸入端并提供第一配置信號；源信號生成電路的輸出端用于提供源信號，分別與比較基準電路的第二輸入端和延時電路的第二輸入端連接；延時電路的輸出端與比較分支電路的第二輸入端連接；比較基準電路的輸出端用于提供基準信號，與比較檢測電路的第一輸入端連接，比較分支電路的輸出端與比較檢測電路的第二輸入端連接；比較檢測電路的輸出端與控制電路的輸入端連接，用于提供檢測結果信號。結合第一方面及其上述實現方式，在第一方面的第四種實現方式中，性能分類監控器為多個，且均勻地設置在芯片的內部。結合第一方面及其上述實現方式，在第一方面的第五種實現方式中，比較檢測電路包括異或門邏輯電路。結合第一方面及其上述實現方式，在第一方面的第六種實現方式中，源信號生成電路包括觸發器。結合第一方面及其上述實現方式，在第一方面的第七種實現方式中，比較基準電路包括觸發器。結合第一方面及其上述實現方式，在第一方面的第八種實現方式中，至少一個比較分支電路包括觸發器。結合第一方面及其上述實現方式，在第一方面的第九種實現方式中，芯片在當前的工作電壓下的工作性能包括：當前的工作電壓過高、過低或能夠適于正常工作。第二方面，提供了一種芯片，芯片包括前述任一種電壓自適應調整電路。基于上述技術方案，在本專利技術實施例中，將性能分類監控器設置在芯片的內部，以實時檢測不同工作電壓下芯片的工作性能。然后，自適應控制器根據性能分類監控器輸出的檢測結果調整芯片的工作電壓。這樣，可以自動調整芯片的工作電壓，以實現在滿足工作性能要求的前提下，控制芯片在較低的電壓下工作，從而降低了芯片功耗。進一步地，根據本專利技術實施例，由設置在芯片內部的性能分類監控器來檢測芯片的工作性能，繼而確定芯片工作電壓，而不是通過測量大量的芯片來確定，降低了工作量，也省去了耗時的測試流程。附圖說明為了更清楚地說明本專利技術實施例的技術方案，下面將對本專利技術實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1是本專利技術實施例的電壓自適應調整電路的示意性框圖。圖2是本專利技術一個實施例的性能分類監控器的示意性框圖。圖3是本專利技術實施例的自適應控制器的示意性框圖。圖4是本專利技術另一實施例的性能分類監控器的示意性框圖。圖5是本專利技術另一實施例的性能分類監控器的示意性框圖。圖6是本專利技術一個實施例的延時電路的示意性框圖。圖7是本專利技術另一實施例的延時電路的示意性框圖。圖8是本專利技術另一實施例的延時電路的示意性框圖。具體實施方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本專利技術的一部分實施例，而不是全部實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都應屬于本專利技術保護的范圍。圖1是本專利技術實施例的電壓自適應調整電路的示意性框圖。由圖1所示，電壓自適應調整電路10包括性能分類監控本文檔來自技高網...

【技術保護點】
一種電壓自適應調整電路，其特征在于，所述電壓自適應調整電路包括性能分類監控器和自適應控制器，所述性能分類監控器，設置在芯片的內部，用于檢測所述芯片在當前的工作電壓下的工作性能，并向所述自適應控制器輸出檢測結果信號；所述自適應控制器，與所述性能分類監控器連接，用于根據所述性能分類監控器輸出的所述檢測結果信號，向所述芯片的電源管理模塊輸出控制信號，所述控制信號用于控制所述電源管理模塊調整所述芯片的工作電壓；其中，所述性能分類監控器包括一個源信號生成電路、一個比較基準電路、至少一個延時電路、至少一個比較分支電路和至少一個比較檢測電路，所述源信號生成電路，用于為所述性能分類監控器提供源信號，所述比較基準電路，用于根據所述源信號輸出基準信號，所述至少一個延時電路，用于對所述源信號進行延時處理，得到延時后的源信號，所述至少一個比較分支電路，用于根據所述延時后的源信號，輸出比較信號，所述至少一個比較檢測電路，用于根據所述基準信號和所述比較信號，輸出所述檢測結果信號。

【技術特征摘要】
1.一種電壓自適應調整電路，其特征在于，所述電壓自適應調整電路包括性能分類監控器和自適應控制器，所述性能分類監控器，設置在芯片的內部，用于檢測所述芯片在當前的工作電壓下的工作性能，并向所述自適應控制器輸出檢測結果信號；所述自適應控制器，與所述性能分類監控器連接，用于根據所述性能分類監控器輸出的所述檢測結果信號，向所述芯片的電源管理模塊輸出控制信號，所述控制信號用于控制所述電源管理模塊調整所述芯片的工作電壓；其中，所述性能分類監控器包括一個源信號生成電路、一個比較基準電路、至少一個延時電路、至少一個比較分支電路和至少一個比較檢測電路，所述源信號生成電路，用于為所述性能分類監控器提供源信號，所述比較基準電路，用于根據所述源信號輸出基準信號，所述至少一個延時電路，用于對所述源信號進行延時處理，得到延時后的源信號，所述至少一個比較分支電路，用于根據所述延時后的源信號，輸出比較信號，所述至少一個比較檢測電路，用于根據所述基準信號和所述比較信號，輸出所述檢測結果信號。2.根據權利要求1所述的電路，其特征在于，所述自適應控制器包括配置電路和控制電路，所述配置電路，用于生成并向所述性能分類監控器輸出配置信號，所述配置信號用于配置所述性能分類監控器的延時鏈；所述控制電路，用于根據所述性能分類監控器輸出的檢測結果信號，向所述芯片的電源管理模塊輸出所述控制信號。3.根據權利要求2所述的電路，其特征在于，所述至少一個延時電路包括第一延時電路和第二延時電路，所述至少一個比較分支電路包括第一比較分支電路和第二比較分支電路，所述至少一個比較檢測電路包括第一比較檢測電路和第二比較檢測電路；所述源信號生成電路的輸入端、所述比較基準電路的第一輸入端、第一比較分支電路的第一輸入端和所述第二比較分支電路的第一輸入端分別接收時鐘信號作為驅動；所述配置信號包括第一配置信號和第二配置信號，所述配置電路的第一輸出端連接第一延時電路的第一輸入端并提供所述第一配置信號，所述配置電路的第二輸出端連接第二延時電路的第一輸入端并提供所述第二配置信號；所述源信號生成電路的輸出端用于提供源信號，分別與所述比較基準電路的第二輸入端和所述第一延時電路的第二輸入端以及第二延時電路的第二輸入端連接；所述第一延時電路的輸出端與所述第一比...

【專利技術屬性】
技術研發人員：王新入，金鑫，何勇，
申請(專利權)人：華為技術有限公司，
類型：發明
國別省市：廣東;44