輸出電路、集成電路、振動器件、電子設(shè)備、移動體制造技術(shù)

本發(fā)明專利技術(shù)提供輸出電路、集成電路、振動器件、電子設(shè)備、移動體，盡管使用MOS型的輸出晶體管也能不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓。輸出電路包括：第1電路（13），其根據(jù)基準(zhǔn)電壓生成基于電阻比的第1輸出電壓；第2電路（14），其將第1輸出電壓和設(shè)定輸出信號的第2輸出電壓的第2晶體管的源極電壓進(jìn)行比較，生成使第1晶體管輸出第2輸出電壓的輸出柵極電壓；以及第3電路（15），其根據(jù)輸入控制信號控制向第1晶體管施加輸出柵極電壓的時(shí)機(jī)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
輸出電路、集成電路、振動器件、電子設(shè)備、移動體
本專利技術(shù)涉及輸出電路、半導(dǎo)體集成電路、振動器件、電子設(shè)備和移動體等。
技術(shù)介紹
近年來，存在很多用于以高的數(shù)據(jù)速率進(jìn)行串行通信的標(biāo)準(zhǔn)，例如使用了 PECL(Positive Emitter Coupled Logic:正射極稱合邏輯)、LVPECL (Low Voltage PECL,低電壓PECL)。并且，還存在很多符合這些標(biāo)準(zhǔn)的輸出電路，在集成電路裝置(IntegratedCircuit，IC)等中使用。例如，PECL輸出電路在包括振蕩電路的集成電路中使用，根據(jù)振蕩信號輸出PECL的差動信號。 —般，在PECL輸出電路中，輸出晶體管使用雙極型的NPN晶體管(例如，參照專利文獻(xiàn)I)。雙極型的晶體管由于動作高速，因而適于高速串行傳輸。 【專利文獻(xiàn)I】日本特開2001- 320267號公報(bào) 【專利文獻(xiàn)2】美國專利申請公開第2009/0140768號說明書 這樣的PECL輸出電路需要通過BiCMOS工藝來制造。然而，在使用BiCMOS工藝的情況下，與MOS工藝相比，工藝成本變高，結(jié)果，包括PECL輸出電路的集成電路裝置自身的成本上升。 在專利文獻(xiàn)2的專利技術(shù)中，輸出晶體管采用MOS型的晶體管(例如，參照專利文獻(xiàn)2的圖8B)， 能夠通過MOS工藝來制造。然而，在使用MOS型晶體管的情況下，其閾值通常產(chǎn)生制造偏差(例如，±0.1V左右)。因此，使專利文獻(xiàn)2的專利技術(shù)的PECL輸出電路的輸出電壓保持在PECL的標(biāo)準(zhǔn)內(nèi)是困難的。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)是鑒于上述情況而完成的，根據(jù)本專利技術(shù)的幾個(gè)方式，可提供盡管使用MOS型的輸出晶體管也能不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓的輸出電路、半導(dǎo)體集成電路、振動器件、電子設(shè)備、移動體等。 本專利技術(shù)是為了解決上述課題中的至少一部分而完成的，能夠作為以下的方式或應(yīng)用例來實(shí)現(xiàn)。 [應(yīng)用例I] 本應(yīng)用例涉及的輸出電路將MOS型的第I晶體管作為輸出級，該MOS型的第I晶體管的漏極端子被施加電源電壓，從源極端子輸出輸出信號，所述輸出電路包括:第I電路，其根據(jù)基準(zhǔn)電壓生成基于電阻比的第I輸出電壓；第2電路，其將所述第I輸出電壓和第2晶體管的源極電壓進(jìn)行比較，生成使所述第I晶體管輸出所述輸出信號的第2輸出電壓的輸出柵極電壓，其中，該第2晶體管設(shè)定所述第2輸出電壓；以及第3電路，其根據(jù)輸入控制信號控制向所述第I晶體管施加所述輸出柵極電壓的時(shí)機(jī)。 本應(yīng)用例涉及的輸出電路將從源極跟隨器結(jié)構(gòu)的MOS型的第I晶體管作為輸出級。并且，輸出電路包括:第I電路，其生成第I輸出電壓；第2電路,其根據(jù)第I輸出電壓和復(fù)制的輸出信號的輸出電壓生成輸出柵極電壓；以及第3電路，其根據(jù)輸入控制信號控制向第I晶體管施加輸出柵極電壓。另外，第I晶體管對應(yīng)于上述的輸出晶體管。 第I電路生成的第I輸出電壓例如可以是與在規(guī)范或標(biāo)準(zhǔn)中規(guī)定的高電平或低電平對應(yīng)的電壓。 而且，第2電路生成的輸出柵極電壓是施加給第I晶體管的柵極端子的電壓。此時(shí)，根據(jù)復(fù)制的輸出信號的輸出電壓和第I輸出電壓調(diào)整輸出柵極電壓。例如，以使它們的電壓差消失的方式調(diào)整輸出柵極電壓。 此時(shí)，第2電路包括用于輸出信號的輸出電壓復(fù)制的電路，而該電路的晶體管與第I晶體管同樣地發(fā)生偏差。因此，能夠與制造偏差無關(guān)地使輸出信號的輸出電壓成為第2輸出電壓(例如，與在標(biāo)準(zhǔn)中規(guī)定的高電平或低電平對應(yīng)的電壓)。 而且，第3電路可根據(jù)輸入控制信號，控制對第I晶體管施加輸出柵極電壓，從第I晶體管的源極端子輸出例如高電平或低電平的第2輸出電壓。因此，本應(yīng)用例涉及的輸出電路盡管使用MOS型的第I晶體管，但也能夠不受例如制造偏差的影響地實(shí)現(xiàn)期望的輸出電壓。第3電路可以是包含例如傳輸門(transmiss1n gate)的結(jié)構(gòu)，也可以是包括選擇性地輸出例如2個(gè)輸出柵極電壓的反相器或緩沖器等的結(jié)構(gòu)。 [應(yīng)用例2] 在上述應(yīng)用例涉及的輸出電路中，所述第2電路可以包括所述第I晶體管的復(fù)制電路。 [應(yīng)用例3] 在上述應(yīng)用例涉及的輸出電路中，所述復(fù)制電路可以包括:復(fù)制晶體管，其漏極端子被施加電源電壓；和電流源，其與所述復(fù)制晶體管的源極端子連接，所述第2電路以使所述復(fù)制晶體管的源極端子的電壓和所述第I輸出電壓一致的方式，生成復(fù)制晶體管調(diào)整電壓，該復(fù)制晶體管調(diào)整電壓是所述復(fù)制晶體管的柵極電壓，將所述復(fù)制晶體管調(diào)整電壓作為所述輸出柵極電壓。 [應(yīng)用例4] 在上述應(yīng)用例涉及的輸出電路中，所述復(fù)制電路可以包括尺寸比所述第I晶體管小的所述復(fù)制晶體管。 本應(yīng)用例涉及的輸出電路的第2電路可以包括第I晶體管的復(fù)制電路。第2電路通過包括第I晶體管的復(fù)制電路，可準(zhǔn)確進(jìn)行輸出信號的輸出電壓的復(fù)制。 這里，復(fù)制電路可以包括:復(fù)制晶體管，其漏極端子被施加電源電壓；和電流源，其與復(fù)制晶體管的源極端子連接。復(fù)制晶體管復(fù)制了第I晶體管，可以是相同尺寸的晶體管，而優(yōu)選的是以規(guī)定的比率縮小尺寸后的晶體管。此時(shí)，可抑制復(fù)制電路的功耗。 并且，電流源復(fù)制了在輸出電路的外部附加的負(fù)載電路。本應(yīng)用例涉及的輸出電路即使在用作可使用多個(gè)電源電壓的標(biāo)準(zhǔn)(例如PECL)的輸出電路的情況下，也能夠通過復(fù)制不依賴于電源電壓的電流來擴(kuò)大使用范圍。 而且，第2電路以使復(fù)制晶體管的源極端子的電壓和第2輸出電壓一致的方式，生成作為復(fù)制晶體管的柵極電壓的復(fù)制晶體管調(diào)整電壓。這里，復(fù)制晶體管的源極端子的電壓對應(yīng)于輸出信號的輸出電壓。因此，通過將復(fù)制晶體管調(diào)整電壓設(shè)為輸出柵極電壓，本應(yīng)用例涉及的輸出電路能夠準(zhǔn)確實(shí)現(xiàn)期望的輸出電壓。 [應(yīng)用例5] 在上述應(yīng)用例涉及的輸出電路中，所述輸出信號可以取第I電平和不同于所述第I電平的第2電平中的至少一個(gè)作為信號電平，所述第I電路生成與所述第I電平、所述第2電平的所述輸出信號對應(yīng)的所述第I輸出電壓，所述第2電路生成與所述第I電平、所述第2電平的所述輸出信號對應(yīng)的作為所述輸出柵極電壓的第I輸出柵極電壓、第2輸出柵極電壓，所述第3電路根據(jù)所述輸入控制信號，選擇所述第I輸出柵極電壓和所述第2輸出柵極電壓中的一方而施加給所述第I晶體管。 [應(yīng)用例6] 在上述應(yīng)用例涉及的輸出電路中,所述輸出信號可以是多個(gè)。 [應(yīng)用例7] 在上述應(yīng)用例涉及的輸出電路中,所述輸出信號可以是差動輸出。 本應(yīng)用例涉及的輸出電路取第I電平和第2電平作為輸出信號的信號電平。第I電平、第2電平例如可以對應(yīng)于數(shù)字輸出信號的高電平、低電平，然而不限于此。此時(shí)，第I電路針對第I電平、第2電平分別生成第I輸出電壓。第2電路使用2個(gè)第I輸出電壓，生成與第I電平、第2電平分別對應(yīng)的輸出柵極電壓即第I輸出柵極電壓、第2輸出柵極電壓。 然后，第3電路根據(jù)輸入控制信號，選擇第I輸出柵極電壓和第2輸出柵極電壓中的一方而施加給第I晶體管。在對第I晶體管的柵極端子施加了第I輸出柵極電壓的情況下，輸出信號的輸出電壓成為與第I電平(例如，高電平)對應(yīng)的第2輸出電壓。并且,在對第I晶體管的柵極端子施加了第2輸出柵極電壓的情況下，輸出信號的輸出電壓成為與第2電平(例如，低電平)對應(yīng)的第2輸出電壓。這樣，本應(yīng)用例涉及的輸出電路可以分別針對多個(gè)信號電平，不受例如制造偏差本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種輸出電路，其將MOS型的第1晶體管作為輸出級，該MOS型的第1晶體管的漏極端子被施加電源電壓，從源極端子輸出輸出信號，所述輸出電路包括：第1電路，其根據(jù)基準(zhǔn)電壓生成基于電阻比的第1輸出電壓；第2電路，其將所述第1輸出電壓和第2晶體管的源極電壓進(jìn)行比較，生成使所述第1晶體管輸出所述輸出信號的第2輸出電壓的輸出柵極電壓，其中，該第2晶體管設(shè)定所述第2輸出電壓；以及第3電路，其根據(jù)輸入控制信號控制向所述第1晶體管施加所述輸出柵極電壓的時(shí)機(jī)。

【技術(shù)特征摘要】
2013.03.26 JP 2013-0636681.一種輸出電路，其將MOS型的第I晶體管作為輸出級，該MOS型的第I晶體管的漏極端子被施加電源電壓，從源極端子輸出輸出信號，所述輸出電路包括: 第I電路，其根據(jù)基準(zhǔn)電壓生成基于電阻比的第I輸出電壓； 第2電路，其將所述第I輸出電壓和第2晶體管的源極電壓進(jìn)行比較，生成使所述第I晶體管輸出所述輸出信號的第2輸出電壓的輸出柵極電壓，其中，該第2晶體管設(shè)定所述第2輸出電壓；以及 第3電路，其根據(jù)輸入控制信號控制向所述第I晶體管施加所述輸出柵極電壓的時(shí)機(jī)。2.根據(jù)權(quán)利要求1所述的輸出電路，其中， 所述第2電路包括所述第I晶體管的復(fù)制電路。3.根據(jù)權(quán)利要求2所述的輸出電路，其中， 所述復(fù)制電路包括: 復(fù)制晶體管，其漏極端子被施加電源電壓；和 電流源，其與所述復(fù)制晶體管的源極端子連接， 所述第2電路以使所述復(fù)制晶體管的源極端子的電壓和所述第I輸出電壓一致的方式，生成復(fù)制晶體管調(diào)整電壓，該復(fù)制晶體管調(diào)整電壓是所述復(fù)制晶體管的柵極電壓， 將所述復(fù)制晶體管調(diào)整電壓作為所述輸出柵極電壓。4.根據(jù)權(quán)利要求3所述的輸出電路，其中， 所...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：神崎實(shí)，
申請(專利權(quán))人：精工愛普生株式會社，
類型：發(fā)明
國別省市：日本;JP