無競爭的存儲器配置制造技術

本發明專利技術提供一種包含多個存儲塊(208)、第一組存取端口(204)以及第二組存取端口(206)的存儲器布置(200)。路由電路(209)將所述第一組和第二組存取端口中的每一對耦合到所述存儲塊中的相應者。每一對包含來自所述第一組的第一存取端口以及來自所述第二組的第二存取端口。所述第一存取端口具有對所述相應存儲塊的第一部分的寫入存取權，但不具有對所述存儲塊的第二部分的寫入存取權，以及具有對所述第二部分的讀取存取權，但不具有對所述第一部分的讀取存取權。所述第二存取端口具有對所述第二部分的寫入存取權，但不具有對所述第一部分的寫入存取權，以及具有對所述第一部分的讀取存取權，但不具有對所述第二部分的讀取存取權。

【技術實現步驟摘要】
【國外來華專利技術】無競爭的存儲器配置
一或多個實施例大體上涉及數據存儲以及檢索。
技術介紹
許多網絡裝置包含橋接口以將數據從一種協議格式轉換為另一種協議格式、路由數據或者執行其它處理。舉例來說，橋接口可以經實施以在網絡之間轉化數據包格式。作為另一實例，橋接口可以用于在網絡與計算系統之間轉換數據格式。為便于說明，主要參考經配置以在光學網絡與連接到其上的計算系統之間提供接口的網橋來描述實施例以及實例。為了減少設計以及調試所需的時間和投資，橋接口可以使用可編程集成電路(IC)來實施，可編程IC包含可經配置以實施電路設計的多個邏輯和路由資源。可編程IC允許在未將電路設計實現為專用IC(ASIC)的情況下實施、測試以及修改電路設計。以此方式，可以減少研發時間以及成本。橋接口通常在存儲器中緩沖數據包以便高效處理。傳統橋接口使用芯片外存儲器(例如，動態隨機存取存儲器(DRAM))來實施數據緩沖。然而，對于例如那些在光學網絡中采用的高傳輸速度應用(例如，400Gbps全雙工)來說，通常在可編程IC封裝中沒有足夠的引腳用以補償因對存儲器的存取沖突造成的吞吐量的減少。一或多個實施例可以解決以上問題中的一或多者。
技術實現思路
存儲器布置的一個實施例可包含多個存儲塊、第一組存取端口以及第二組存取端口。路由電路可以將第一組和第二組存取端口中的每一對耦合到多個存儲塊中的相應者。每一對存取端口可以包含來自第一組的第一存取端口以及來自第二組的第二存取端口。第一存取端口可以具有對多個存儲塊中的相應者的第一部分的寫入存取權，但不具有對所述存儲塊的第二部分的寫入存取權，以及可以具有對所述存儲塊的第二部分的讀取存取權，但不具有對所述存儲塊的第一部分的讀取存取權。第二存取端口可以具有對相應的存儲塊的第二部分的寫入存取權，但不具有對所述存儲塊的第一部分的寫入存取權，以及可以具有對所述存儲塊的第一部分的讀取存取權，但不具有對所述存儲塊的第二部分的讀取存取權。在此實施例中，多個存儲塊中的每一者的第一部分各自可以專門用于緩沖流出數據；并且多個存儲塊中的每一者的第二部分各自可以專門用于緩沖流入數據。多個存儲塊可以在多個堆疊的半導體裸片上實施。多個存儲塊中的每一個可以在多個堆疊的半導體裸片中的相應者上實施。在此實施例中，存儲器布置可以進一步包括插入件，其中多個堆疊的半導體裸片可以被電耦合到所述插入件正面的觸點。多個存儲塊中的每一個可以包含兩個存儲片。路由電路可以包含可經配置以調整在多個存儲塊與第一組和第二組存取端口之間的一或多個路徑上的時序的可編程延遲電路。對于所述一或多個路徑中展現最少時延的路徑，不調整時序。可編程延遲電路可以包含多個多路復用(MUX)可選擇路徑，MUX可選擇路徑中的每一個可以包含不同數目的觸發器。對于多個存儲塊中的每一個，所述存儲塊的第一部分和第二部分各自可以包含整數數目的存儲體。在此實施例中，路由電路可以包含耦合到多個存儲塊以及第一組和第二組存取端口的縱橫接線器，所述縱橫接線器可以按比存儲塊的可能的順序存取速率大的速率來定時,以減少隊頭阻塞。多個存儲塊以及路由電路可經配置以：對于每個存儲塊，響應于配置比特流來調整包含在相應的第一部分中的存儲塊的量以及包含在相應的第二部分中的存儲塊的量。在此實施例中，多個存儲塊中的每一個可以包含：多個存儲體，每個存儲體可以具有一或多個存取端口；并且對于每個存儲體，相應的選擇電路可經配置以將讀取請求從由配置比特流指定的第一組和第二組存取端口的對應對中的一個存取端口轉發到存儲體的一或多個存取端口，并且可經配置以將寫入請求從第一組和第二組存取端口的對應對中的另一個存取端口轉發到存儲體的一或多個存取端口。網絡接口電路的實施例可以包含網絡側串行器/解串器(SerDes)電路、耦合到網絡側SerDes電路的第一組存取端口、系統側SERDES電路、以及耦合到系統側SerDes電路的第二組存取端口。多個存儲塊以及路由電路可以包含在半導體裸片堆疊上。路由電路可以使多個存儲塊耦合到第一組和第二組存取端口。對于每個存儲塊，相應的第一存取端口可以具有對所述存儲塊的第一部分的寫入存取權，但不具有對所述存儲塊的第二部分的寫入存取權，以及可以具有對所述存儲塊的第二部分的讀取存取權，但不具有對所述存儲塊的第一部分的讀取存取權。第二存取端口可以具有對相應的存儲塊的第二部分的寫入存取權，但不具有對所述存儲塊的第一部分的寫入存取權，以及可以具有對所述存儲塊的第一部分的讀取存取權，但不具有對所述存儲塊的第二部分的讀取存取權。在此實施例中，路由電路可以包含縱橫接線器，所述縱橫接線器按比存儲塊的順序存取可進行的速率還大兩倍的速率來定時。每個存儲塊的第一部分各自可以專門用于緩沖流出數據；并且每個存儲塊的第二部分各自可以專門用于緩沖流入數據。對于每個存儲塊，所述存儲塊中的第一部分和第二部分各自可以包含整數數目的存儲體。橋接口電路的實施例可以包含經配置以第一數據格式接收并且傳輸數據的第一收發器電路。第二收發器電路可經配置以第二格式接收并且傳輸數據。轉換電路可以耦合到第一和第二收發器電路。所述轉換電路可經配置以將數據從第一格式轉化為第二格式，并且將數據從第二格式轉化為第一格式。存儲器電路可以耦合到所述轉換電路。所述存儲器電路可以包含多個存儲塊、第一組存取端口、第二組存取端口、以及路由電路，所述路由電路將第一組和第二組存取端口中的每一對耦合到多個存儲塊中的相應者。第一組和第二組存取端口中的每一對存取端口可以包含來自第一組存取端口的第一存取端口以及來自第二組存取端口的第二存取端口。第一存取端口各自可以具有對多個存儲塊中的相應者的第一部分的寫入存取權，但不具有對所述存儲塊的第二部分的寫入存取權，以及可以具有對所述存儲塊的第二部分的讀取存取權，但不具有對所述存儲塊的第一部分的讀取存取權。第二存取端口各自可以具有對相應的存儲塊的第二部分的寫入存取權，但不具有對所述存儲塊的第一部分的寫入存取權，以及可以具有對所述存儲塊的第一部分的讀取存取權，但不具有對所述存儲塊的第二部分的讀取存取權。在此實施例中，轉換電路可經配置以：僅通過第一端口組在第一收發器電路與存儲器電路之間路由數據；以及僅通過第二端口組在第二收發器電路與存儲器電路之間路由數據。第一端口組可以定位得比第二端口組更接近第一收發器；并且第二端口組可以定位得比第一端口組更接近第二收發器。一種方法的實施例可以包括：將第一組存取端口和第二組存取端口中的每一對耦合到多個存儲塊中的相應者，第一組和第二組存取端口中的每一對可以包含來自第一組存取端口的第一存取端口以及來自第二組存取端口的第二存取端口；將第一組存取端口中的每一個配置為具有對多個存儲塊中的相應者的第一部分的寫入存取權，以及具有對多個存儲塊中的所述相應者的第二部分的讀取存取權；將第一組存取端口中的每一個配置為不具有對多個存儲塊中的所述相應者的第一部分的讀取存取權，以及不具有對多個存儲塊中的所述相應者的第二部分的寫入存取權；將第二組存取端口中的每一個配置為具有對多個存儲塊中的所述相應者的第二部分的寫入存取權，以及具有對多個存儲塊中的所述相應者的第一部分的讀取存取權；以及將第二組存取端口中的每一個配置為不具有對多個存儲塊中的所述相應者的第二部分的讀取存取權，以及不具有對多個本文檔來自技高網...

【技術保護點】
一種存儲器布置，其包括：多個存儲塊；第一組存取端口及第二組存取端口；路由電路，其將所述第一組存取端口和所述第二組存取端口中的每一對耦合到所述多個存儲塊中的相應者，所述第一組存取端口和所述第二組存取端口中的每一對包含來自所述第一組存取端口的第一存取端口及來自所述第二組存取端口的第二存取端口；且其中：第一存取端口各自具有對所述多個存儲塊中的所述相應者的第一部分的寫入存取權，具有對所述多個存儲塊中的所述相應者的第二部分的讀取存取權，但不具有對所述多個存儲塊中的所述相應者的所述第一部分的讀取存取權，及不具有對所述多個存儲塊中的所述相應者的所述第二部分的寫入存取權；以及第二存取端口各自具有對所述多個存儲塊中的所述相應者的所述第二部分的寫入存取權，具有對所述多個存儲塊中的所述相應者的所述第一部分的讀取存取權，但不具有對所述多個存儲塊中的所述相應者的所述第二部分的讀取存取權，及不具有對所述多個存儲塊中的所述相應者的所述第一部分的寫入存取權。

【技術特征摘要】
【國外來華專利技術】2011.12.07 US 13/314,0791.一種存儲器，其包括：多個存儲塊；第一組存取端口及第二組存取端口；路由電路，其將所述第一組存取端口和所述第二組存取端口中的每一對耦合到所述多個存儲塊中的相應者，所述第一組存取端口和所述第二組存取端口中的每一對包含來自所述第一組存取端口的第一存取端口及來自所述第二組存取端口的第二存取端口；且其中：第一存取端口各自具有對所述多個存儲塊中的所述相應者的第一部分的寫入存取權，具有對所述多個存儲塊中的所述相應者的第二部分的讀取存取權，但不具有對所述多個存儲塊中的所述相應者的所述第一部分的讀取存取權，及不具有對所述多個存儲塊中的所述相應者的所述第二部分的寫入存取權；以及第二存取端口各自具有對所述多個存儲塊中的所述相應者的所述第二部分的寫入存取權，具有對所述多個存儲塊中的所述相應者的所述第一部分的讀取存取權，但不具有對所述多個存儲塊中的所述相應者的所述第二部分的讀取存取權，及不具有對所述多個存儲塊中的所述相應者的所述第一部分的寫入存取權。2.根據權利要求1所述的存儲器，其中：所述多個存儲塊中的每一者的第一部分各自專門用于緩沖流出數據；以及所述多個存儲塊中的每一者的第二部分各自專門用于緩沖流入數據。3.根據權利要求1或2所述的存儲器，其中所述多個存儲塊在多個堆疊的半導體裸片上實施。4.根據權利要求3所述的存儲器，其中所述多個存儲塊中的每一個在所述多個堆疊的半導體裸片中的相應者上實施。5.根據權利要求3所述的存儲器，其進一步包括∶插入件，其中所述多個堆疊的半導體裸片被電耦合到所述插入件的正面上的觸點。6.根據權利要求1或2所述的存儲器，其中所述多個存儲塊中的每一個包含兩個存儲片。7.根據權利要求1或2所述的存儲器，其中所述路由電路包含可編程延遲電路，其經配置以調整在所述多個存儲塊與所述第一組存取端口和所述第二組存取端口之間的一或多個路徑上的時序。8.根據權利要求7所述的存儲器，其中對于所述一或多個路徑中展現最少時延的路徑，不予以調整時序。9.根據權利要求7所述的存儲器，其中所述可編程延遲電路包含多個多路復用(MUX)可選擇路徑，所述多路復用可選擇路徑中的每一個包含不同數目的觸發器。10.根據權利要求1或2所述的存儲器，其中對于所述多個存儲塊中的每一個，所述存儲塊的所述第一部分和...

【專利技術屬性】
技術研發人員：艾弗倫·C·吳，珍娜許·薩拉利雅，
申請(專利權)人：吉林克斯公司，
類型：發明
國別省市：美國;US