一種集成電路管芯具有用于接收第一電壓的第一管芯焊盤和用于接收第二電壓的第二管芯焊盤。第二電壓小于第一電壓。在第一電壓下可操作的第一電路在集成電路管芯中。在第二電壓下可操作的第二電路在集成電路管芯中并被連接到第二管芯焊盤。檢測來自第二管芯焊盤的電流流動的電路在集成電路管芯中。在第一管芯焊盤與第一電路之間插入的開關響應于由用于檢測電流流動的電路所檢測的電流流動而將第一管芯焊盤從第一電路斷開。
【技術實現步驟摘要】
【國外來華專利技術】【專利摘要】一種集成電路管芯具有用于接收第一電壓的第一管芯焊盤和用于接收第二電壓的第二管芯焊盤。第二電壓小于第一電壓。在第一電壓下可操作的第一電路在集成電路管芯中。在第二電壓下可操作的第二電路在集成電路管芯中并被連接到第二管芯焊盤。檢測來自第二管芯焊盤的電流流動的電路在集成電路管芯中。在第一管芯焊盤與第一電路之間插入的開關響應于由用于檢測電流流動的電路所檢測的電流流動而將第一管芯焊盤從第一電路斷開。【專利說明】具有功率節省的混合電壓非易失性存儲器集成電路
本專利技術涉及用于接收多個不同電壓的集成電路管芯，并且更特別地其中該管芯具 有節省功率的能力。
技術介紹
使用不同電壓的集成電路管芯在本領域中是眾所周知的。參考圖1，示出了現有 技術的閃速(非易失性)存儲器集成電路管芯10的框圖。閃速存儲器電路管芯10包括閃速 存儲器陣列100,其具有以多個行和列布置的多個閃速存儲單元。微控制器20通過地址總 線、數據總線和控制總線來控制閃速陣列100 (flash array)的操作。最后，混合IP電路 30通過混合信號總線來控制微控制器20和陣列100兩者。在典型操作中，微控制器20被 供應3. 0伏的電壓源，而閃速陣列100被供應1. 8伏的電壓源。該1. 8伏的源由混合IP電 路30使用DC-DC轉換器基于外部供應的3. 0伏的源而生成。另外，外部供應的3. 0伏的源 還被供應給微控制器20。 參考圖2,示出了圖1中所示的閃速存儲器電路管芯10的一部分的示意性框級電 路圖60。該電路圖具有通過結合線15而連接到結合焊盤41以便接收外部供應3. 0伏的 管芯焊盤21。然后在管芯10中向10緩沖電路36且向其它眾所周知的電路供應外部供應 的3. 0伏，所述其它眾所周知的電路諸如TTL電路34(將輸入信號電壓水平轉換成CMOS電 壓水平)、P0R3V電路32 (檢測達到預定電壓水平的Vdd)、以及未示出的其它電路。這些電 路要求3. 0伏以用于操作。3. 0伏源還被供應給由其生成1. 8伏的源的DC-DC電壓調節器 30。1. 8伏源然后被供應給上文所述的管芯10的其它部分，諸如閃速存儲器陣列100。 應注意的是在現有技術中，當存儲器電路管芯10操作時，來自外部供應的3. 0伏 的功率始終被供應給要求3. 0伏的管芯10的該部分并被DC-DC調節器變換并被供應給1. 8 伏電路，即使并不是要求該功率的所有電路在操作。例如，在微控制器20已向閃速存儲器 陣列100發送地址、數據和控制信號之后，也不需要為微控制器20加電，并且進一步地，只 需諸如在用于閃速存儲器的長芯片擦除操作期間對閃速陣列100供電。或者在某芯片操作 期間(諸如在擦除或編程操作期間)不需要為閃速存儲器100內部的某些電路塊(未示出)供 電，讀取電路可以備用，并且在讀取操作期間，擦除和編程電路可以備用。減少和/或消除 對不要求功率的管芯10中的電路部分的功率可能減少集成電路管芯10的總功率要求。
技術實現思路
因此，在本專利技術中，集成電路管芯具有用于接收第一電壓的第一組管芯焊盤和用 于接收第二電壓的第二組管芯焊盤，其小于第一電壓。第一電路組在第一電壓下可操作。第 二電路組在第二電壓下可操作。電路檢測來自第二電壓的電流流動。電壓調節器將第一電 壓變換成第二電壓。在另一實施例中，在外部供應第二電壓。在另一實施例中，第一電路組 和第二電路組接收第二電壓。用于檢測來自第二電壓的電流流動的電路響應于電流流動的 檢測而控制電壓調節器。本專利技術包括用于最佳功率和最佳區域的混合電壓和混合氧化物感 測。 【專利附圖】【附圖說明】 圖1是現有技術的閃速存儲器電路管芯的框圖。 圖2是圖1中所示的現有技術的閃速存儲器電路的一部分的示意性電路圖。 圖3是本專利技術的電路的第一實施例的框級示意圖。 圖4是本專利技術的電路的第二實施例的框級示意圖。 圖5是本專利技術的電路的第三實施例的框級示意圖。 圖6是本專利技術的電路的第四實施例的框級示意圖。 圖7是本專利技術的電路的第五實施例的框級示意圖。 圖8是混合電源加電時序流程圖。 圖9是混合電源供電時序框圖和計時。 圖10是使用本專利技術的電路的讀出放大器（sense amplifier)的第一實施例的詳細 電路圖。 圖11是使用本專利技術的電路的讀出放大器的第二實施例的詳細電路圖。 圖12是使用本專利技術的電路的讀出放大器的第三實施例的詳細電路圖。 圖13是使用本專利技術的電路的讀出放大器的第四實施例的詳細電路圖。 圖14是本專利技術的10緩沖器的實施例的詳細電路圖。 圖15是示出了使用本專利技術的電路的操作功率的表格。 【具體實施方式】 參考圖3，示出了本專利技術的電路62的第一實施例。電路62具有四個（內部)管芯焊 盤23、25、27、29。電路62具有一個結合焊盤：42。結合焊盤是諸如封裝焊盤(其連接到封裝 引腳）之類的外部焊盤。管芯焊盤23和25通過結合線（52&54)而連接到結合焊盤42。管 芯焊盤23和25接收3. 0伏的第一電壓源Vddl，然而可以供應在3. 0V規格容限內的任何電 壓(諸如2. 2V至4. 0V)。管芯焊盤27接收1. 8伏的第二電壓源Vdd2,其小于第一電壓源。 在這種情況下由DC-DC調節器30供應Vdd2。然而，再次地，可以提供在1. 8V規格容限內的 任何電壓源(諸如1. 2V至2. 0V)。管芯焊盤29被浮置，因此在本實施例中，其通過方框46 中的電阻器被使得下拉至地。 來自結合焊盤42的電壓被供應給全部到此為止描述的10緩沖電路36、電荷泵電 路38、以及其它眾所周知的電路(諸如TTL電路34、P0R3V電路32)，其要求3. 0伏以進行操 作。在此芯片配置中，還向由其生成1.8伏的源的DC-DC電壓調節器30供應3.0伏。然后 向上文所述的管芯10的其它部分供應1.8伏源，諸如閃速存儲器陣列100。電流感測電路 46在這種情況下未感測到電流流動，其響應于此而生成控制信號48。控制信號48被供應 給DC-DC電壓調節器30并用來控制調節器30的操作，如下文所描述的。電壓源Vdd2被供 應給要求使用電壓Vdd2操作的管芯10的內部電路。 在具有本專利技術的電路62的管芯10的操作中，必須將管芯10設計成使得要求使用 電壓源Vddl的電路絕不會與要求來自Vdd2的電壓的電路同時開啟。因此，3. 0伏晶體管或 其它電路元件僅在某時間點處操作，該時間點在vdd2操作之前，而晶體管及其它電路元件 僅在其它時間點處操作。在那種情況下，假設只有要求Vddl的電路元件開啟，那么外部供 應Vddl向管芯10中的各種電路元件供應電壓Vddl。在該時間期間，DC-DC電壓調節器30 被啟用，因為電流感測元件46并未檢測到任何電流流動（管芯焊盤29是漂浮的，因此沒有 電流被供應給電路46)。因此，控制信號48啟用DC-DC調節器30。當要求Vdd2的電壓的 管芯10的部分被激活時，由DC-DC調節器30供應電壓Vdd2的源。 參考圖4,示出了本專利技術的第二實施例的電路圖63。類似于圖3中所示的實施例， 電路63具有四個管芯焊盤2本文檔來自技高網...
【技術保護點】
一種集成電路管芯，包括：第一管芯焊盤，用于接收第一電壓；第二管芯焊盤，用于接收第二電壓，其中，所述第二電壓小于所述第一電壓；第一電路，在所述第一電壓下可操作；第二電路，在所述第二電壓下可操作，并被連接到第二管芯焊盤；用于檢測來自所述第二管芯焊盤的電流流動的電路；電壓調節器，用以將第一電壓變換成第二電壓；以及其中，用于檢測來自所述第二管芯焊盤的電流流動的所述電路響應于電流流動的檢測而激活所述電壓調節器。
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：HV陳，A李，T武，HQ阮，
申請(專利權)人：硅存儲技術公司，
類型：發明
國別省市：美國;US
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。