一種半導體器件的檢測方法技術

本發明專利技術涉及一種半導體器件的檢測方法，所述方法包括以下步驟：制備半導體器件版圖；選用光學臨近修正方法對所述半導體器件版圖復制得到掩膜版，并進行修正；對所述掩膜版進行模擬并預測掩膜版中缺陷點的位置；根據所述模擬的結果制備檢測版圖，并將所述檢測版圖置于所述掩膜版上，對所述缺陷點位置進行檢測。在本發明專利技術為了克服現有技術中查找缺陷點耗費時間長，效率低下的問題，本發明專利技術所述方法能夠更加準確、快速的查找到故障點。

【技術實現步驟摘要】
【專利摘要】本專利技術涉及，所述方法包括以下步驟：制備半導體器件版圖；選用光學臨近修正方法對所述半導體器件版圖復制得到掩膜版，并進行修正；對所述掩膜版進行模擬并預測掩膜版中缺陷點的位置；根據所述模擬的結果制備檢測版圖，并將所述檢測版圖置于所述掩膜版上，對所述缺陷點位置進行檢測。在本專利技術為了克服現有技術中查找缺陷點耗費時間長，效率低下的問題，本專利技術所述方法能夠更加準確、快速的查找到故障點。【專利說明】
本專利技術涉及半導體領域，具體地，本專利技術涉及。
技術介紹
集成電路制造技術是一個復雜的工藝，技術更新很快。表征集成電路制造技術的一個關鍵參數為最小特征尺寸，即關鍵尺寸(critical dimens1n,⑶),隨著半導體技術的不斷發展器件的關鍵尺寸越來越小，正是由于關鍵尺寸的減小才使得每個芯片上設置百萬個器件成為可能。 光刻技術是集成電路制造工藝發展的驅動力，也是最為復雜的技術之一。相對與其它單個制造技術來說，光刻技術的提高對集成電路的發展具有重要意義。在光刻工藝開始之前，首先需要將圖案通過特定設備復制到掩膜版上，然后通過光刻設備產生特定波長的光將掩膜版上的圖案結構復制到生產芯片的硅片上。但是由于半導體器件尺寸的縮小，在將圖案轉移到硅片的過程中會發生失真現象，如果不消除這種失真現象會導致整個制造技術的失敗。因此，為了解決所述問題可以對所述掩膜版進行光學臨近修正(OpticalProximity Correct1n, 0PC),所述OPC方法即為對所述光刻掩膜版進行光刻前預處理,進行預先修改，使得修改補償的量正好能夠補償曝光系統造成的光學鄰近效應。 隨著半導體器件尺寸的不斷縮小，所述器件的邏輯區故障排除(Logic areadebug)變得更加困難，因為故障區域或者具有缺陷的地方很難找到，目前邏輯區故障排除(Logic area debug)流程如圖1所示，首先將所述設計后的版圖輸入,執行OPC程序,查找關鍵層(critical layer)的缺陷點(weak point),包括有源區(AA)、接觸孔(CT)、通孔(VIA)等，然后對所述掩膜版進行修正，以得到最佳的蝕刻條件，在該過程中需要版圖設計者的幫助才能完成，需要在人工的幫助下在蝕刻窗口中查找到缺陷點(weak point)，這樣一來不僅大量的浪費了人力，而且由于需要版圖設計者的幫助，需要耗費的大量的時間，生產效率降低，成本提高。 因此，隨著半導體尺寸的不斷縮小，在完成版圖設計之后如何更加有效地查找到設計版圖中的缺陷點成為關鍵，需要對現有方法進行改進，提高生產效率。
技術實現思路
在
技術實現思路
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本專利技術的
技術實現思路
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。 本專利技術提供了，所述方法包括以下步驟: 制備半導體器件版圖； 選用光學臨近修正(OPC)方法對所述半導體器件版圖復制得到掩膜版，并進行修正； 對所述掩膜版進行模擬并預測掩膜版中缺陷點的位置； 根據所述模擬的結果制備檢測版圖，并將所述檢測版圖置于所述掩膜版上，對所述缺陷點位置進行檢測。 作為優選，所述模擬方法為光尺檢測方法。 作為優選，所述模擬方法為: 通過改變模擬過程中的能量和聚焦對掩膜版中的每個圖形中形成4個虛擬點，所述虛擬的點位于圖形的四個角落，通過所述虛擬點確定所述圖形的形狀，實現圖形的模擬。 作為優選，所述缺陷點檢測包括金屬頸的檢測、金屬橋連的檢測、孔的缺失的檢測、金屬通孔覆蓋區域的檢測。 作為優選，所述孔的缺失包括接觸孔和通孔的缺失。 作為優選，所述金屬通孔覆蓋區域包括接觸孔的覆蓋區域。 作為優選，所述金屬頸的檢測包括以下步驟: 將所述版圖中的重復單元排列成矩陣； 選用檢測結構將若干重復單元中的金屬頸相連接，形成蛇形彎曲； 檢測所述蛇形彎曲中的電阻，查找缺陷點。 作為優選，所述金屬橋連的檢測包括以下步驟: 將所述版圖中的重復單元排列成矩陣； 選用梳狀檢測結構將若干重復單元中的金屬橋連相連接，形成梳狀對梳狀的結構； 檢測所述蛇形彎曲中的電流或者擊穿電壓，查找缺陷點。 作為優選，所述孔的缺失的檢測包括以下步驟: 將所述版圖中的重復單元排列成矩陣； 選用開爾文的檢測結構將若干重復單元中的孔的缺失相連接； 測量電阻，根據電阻進而查找缺陷點。 作為優選，所述金屬通孔覆蓋區域的檢測包括以下步驟: 將所述版圖中的重復單元排列成矩陣； 選用開爾文的檢測結構將若干重復單元中的金屬通孔覆蓋區域相連接； 測量電阻，根據電阻進而查找缺陷點。 作為優選，選用晶圓可接受測試方法對所述缺陷點位置進行檢測。 作為優選，通過晶圓可接受測試方法得到的電學參數和電路探測中的數據進行關聯，進一步確定缺陷點位置。 在本專利技術為了克服現有技術中查找缺陷點耗費時間長，效率低下的問題，首先獲得半導體器件版圖，然后選用OPC方法對所述版圖復制得到掩膜版，并進行修正，然后進行模擬，得到模擬掩膜版并且預測模擬掩膜版中缺陷點的位置，根據所述模擬掩膜版制備檢測版圖，并將所述測試版圖置于所述掩膜版上，對所述缺陷點位置進行檢測，通過對所述缺陷點位置的電學性能參數進行分析、對比，更加準確、快速的查找到故障點。 【專利附圖】【附圖說明】 本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的裝置及原理。在附圖中， 圖1為現有技術中半導體器件的版圖檢測方法流程示意圖； 圖2為本專利技術一實施例中半導體器件的版圖檢測方法流程示意圖； 圖3為本專利技術一實施例中半導體器件的版圖的金屬頸的檢測示意圖； 圖4本專利技術一實施例中半導體器件的版圖的金屬橋連的檢測示意圖； 圖5本專利技術一實施例中半導體器件的版圖的孔缺失的檢測示意圖； 圖6本專利技術一實施例中半導體器件的版圖的金屬通孔覆蓋區域的檢測示意圖。 【具體實施方式】 在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。 應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本專利技術的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。 現在，將參照附圖更詳細地描述根據本專利技術的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本專利技術的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，使用相同的附圖標記表示相同的元件，因而將省略本文檔來自技高網...

【技術保護點】
一種半導體器件的檢測方法，所述方法包括以下步驟：制備半導體器件版圖；選用光學臨近修正方法對所述半導體器件版圖復制得到掩膜版，并進行修正；對所述掩膜版進行模擬并預測掩膜版中缺陷點的位置；根據所述模擬的結果制備檢測版圖，并將所述檢測版圖置于所述掩膜版上，對所述缺陷點位置進行檢測。

【技術特征摘要】

【專利技術屬性】
技術研發人員：倪百兵，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31