模擬集成電路芯片內部節點直流電壓的測試電路制造技術

本實用新型專利技術公開了一種模擬集成電路芯片內部節點直流電壓的測試電路，設置于模擬集成電路芯片內部且用于測試模擬集成電路芯片內部的2n個待測節點的直流電壓。模擬集成電路芯片內部直流電壓的測試電路包括第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊。測試使能模塊包括測試使能單元。本實用新型專利技術提供的模擬集成電路芯片內部節點直流電壓的測試電路具有極大的通用性，使得對模擬電路的測試變得省時省力。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】
【專利摘要】本技術公開了一種模擬集成電路芯片內部節點直流電壓的測試電路，設置于模擬集成電路芯片內部且用于測試模擬集成電路芯片內部的2n個待測節點的直流電壓。模擬集成電路芯片內部直流電壓的測試電路包括第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊。測試使能模塊包括測試使能單元。本技術提供的模擬集成電路芯片內部節點直流電壓的測試電路具有極大的通用性，使得對模擬電路的測試變得省時省力。【專利說明】模擬集成電路芯片內部節點直流電壓的測試電路
本技術涉及一種測試電路，尤其涉及一種模擬集成電路芯片內部節點直流電壓的測試電路。
技術介紹
隨著集成電路的高速發展，功能越來越復雜，規模越來越大的模擬電路、數模混合電路被集成在同一顆芯片上。這種趨勢也伴隨著集成電路的測試越來越復雜，成為芯片測試的瓶頸。模擬電路的功能、性能指標的可測性以及測試時間(成本)越來越成為讓測試工程師頭疼的問題。對于模擬集成電路、數模混合電路的模擬部分，沒有統一的測試方法以達到最短的測試時間，缺乏有效的計算方式來達到測試覆蓋率。 對于小規模的模擬芯片，通常采用將需要測試的待測節點連接到芯片焊盤PAD上然后通過扎探針的方式來測試。這種測試方式的優點是設計、測試簡單，在電路設計上不需要額外的測試電路，對電路性能影響最小，在芯片測試上也比較簡單，只需要扎探針到每個測試焊盤。缺點有兩個:(I)當需要測試芯片內部很多節點的時候就相應地需要很多的測試焊盤。受到芯片面積、周長的限制，一顆芯片能夠容納的最多測試焊盤是有限的，有時候非常少，這通常叫Pad Limit ； (2)在機臺上測試一個PAD就需要扎一根探針，更多的PAD需要更多的探針，也就是更多的材料成本。 對于模擬電路的測試，更多的方式是電路設計人員專門設計額外的測試電路，對自己關心的節點，模塊設計專門的掃描路徑。這種方式，電路設計人員需要設計專門的時序掃描控制電路，專門的模擬總線，測試工程師需要設計專門的測試激勵源。這些往往都需要大量的設計、驗證工作，而且不像數字電路的DFT有很好的自動化流程。而且每一款芯片的測試需求都不同，不同的芯片需要不同的定制。這就造成了芯片設計周期的加長以及測試成本的上升。
技術實現思路
有鑒于現有技術的上述缺陷，本技術提供一種模擬集成電路芯片內部節點直流電壓的測試電路，以解決現有技術中的對模擬電路的測試方法不具備通用性、且耗時耗力的問題。 為實現上述目的，本技術提供了一種模擬集成電路芯片內部節點直流電壓的測試電路，用于測試模擬集成電路芯片內部的2n個待測節點的直流電壓。模擬集成電路芯片內部節點直流電壓的測試電路包括第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊。測試使能模塊包括測試使能單元。測試使能單元的輸入端連接于第一模擬焊盤，測試使能單元的輸出端連接于移位寄存器模塊的輸入端、電壓選擇模塊的輸入端、比較模塊的輸入端以及待測節點選擇模塊的使能端。電壓選擇模塊的2n個輸入端連接于移位寄存器模塊的2n個輸出端。比較模塊的三個輸入端連接于電壓選擇模塊的兩個輸出端與第一模擬焊盤。待測節點選擇模塊的輸入端連接于移位寄存器模塊的2n個輸出端與比較模塊的輸出端，待測節點選擇模塊的輸出端連接于第二模擬焊盤。 在本技術的較佳實施方式中，測試使能模塊還包括上電復位單元。上電復位單元連接于測試使能單元。 在本技術的較佳實施方式中，移位寄存器模塊包括時鐘產生單元與移位寄存器單元。移位寄存器單元的輸入端連接于時鐘產生單元的輸出端。 在本技術的較佳實施方式中，電壓選擇模塊包括電壓產生單元、第一選擇單元以及第二選擇單元。第一選擇單元的輸入端連接于電壓產生單元的2"個輸出端與移位寄存器模塊的2n個輸出端，第二選擇單元的2"個輸入端連接于電壓產生單元的輸出端與移位寄存器模塊的輸出端。 在本技術的較佳實施方式中，比較模塊包括第一比較器與第二比較器。第一比較器的第一輸入端與第二比較器的第二輸入端作為比較模塊的二個輸入端分別連接于電壓選擇模塊的兩個輸出端。第一比較器的第二輸入端與第二比較器的第一輸入端相連且作為比較模塊的一個輸入端連接于第一模擬焊盤。 在本技術的較佳實施方式中，待測節點選擇模塊包括鎖存單元與第三選擇單元。鎖存單元的輸入端連接于移位寄存器模塊的輸出端與比較模塊的輸出端。第三選擇單元的輸入端連接于鎖存單元的輸出端，第三選擇單元的輸出端連接于第二模擬焊盤。 本技術提供的模擬集成電路芯片內部節點直流電壓的測試電路，能夠應用于具有不同數目的待測節點的待測電路，具有極大的通用性，使得對模擬電路的測試變得省時省力。 以下將結合附圖對本技術的構思、具體結構及產生的技術效果作進一步說明，以充分地了解本技術的目的、特征和效果。 【專利附圖】【附圖說明】 圖1所示為模擬集成電路芯片內部2"個待測節點的測試電路的測試架構圖； 圖2所示為測試使能模塊的示意圖； 圖3所示為移位寄存器模塊的示意圖； 圖4所示為電壓選擇模塊的示意圖； 圖5所示為比較模塊的示意圖； 圖6所示為待測節點選擇模塊與具有2n個待測節點的待測電路的示意圖； 圖7所示為測試電路的時序圖； 圖8所示為圖7中的幀頭信號與移位時鐘信號的時序關系圖。 【具體實施方式】 如圖1所示的測試架構中，測試電路I與待測電路2 —同設置于模擬集成電路芯片內部，待測電路2具有2n個待測節點。測試電路I用于測試待測電路2內部的2n個待測節點的直流電壓，η為正整數。其中，待測電路可以有不同的節點數目。然而，本專利技術創造不限于此。 在本技術的實施例中，測試電路I包括第一模擬焊盤ATPl、第二模擬焊盤ATP2、測試使能模塊11、移位寄存器模塊12、電壓選擇模塊13、比較模塊14以及待測節點選擇模塊15。測試使能模塊11的輸入端連接于第一模擬焊盤ATPl，測試使能模塊11的輸出端連接于移位寄存器模塊12、電壓選擇模塊13、比較模塊14以及待測節點選擇模塊15的使能端。電壓選擇模塊13的2n個輸入端連接于移位寄存器模塊12的2n個輸出端。比較模塊14的第一輸入端連接于電壓選擇模塊13的第一輸出端，比較模塊14的第二輸入端連接于電壓選擇模塊13的第二輸出端，比較模塊14的第三輸入端連接于第一模擬焊盤ATPl。待測節點選擇模塊15的輸入端連接于移位寄存器模塊12的2n個輸出端與比較模塊14的輸出端，待測節點選擇模塊15的輸出端連接于第二模擬焊盤ATP2。然而，本技術并不限于此。 在本技術的實施例中，第一模擬焊盤ATPl用于向測試使能模塊11和比較模塊14輸入接收激勵電壓Vt，其中激勵電壓Vt包括使能電壓部分與測試向量部分，使能電壓部分于測試向量部之前出現，且使能電壓部分的電壓值高于測試向量部分的電壓值。第二模擬焊盤ATP2用于輸出待測節點的直流電然而，本技術并不限于此。 在本技術的實施例中，如圖2所示，測試使能模塊11包括測試使能單元111與上電復位單元112。請一并參考圖7所示。 測試使能單元111的輸入端包括四個輸入引腳，本文檔來自技高網...

【技術保護點】
一種模擬集成電路芯片內部節點直流電壓的測試電路，設置于模擬集成電路芯片內部且用于測試模擬集成電路芯片內部的2n個待測節點的直流電壓，其特征在于，所述模擬集成電路芯片內部節點直流電壓的測試電路包括：第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊；所述測試使能模塊包括測試使能單元，所述測試使能單元的輸入端連接于所述第一模擬焊盤，所述測試使能單元的輸出端連接于所述移位寄存器模塊、所述電壓選擇模塊、所述比較模塊以及所述待測節點選擇模塊的使能端；所述電壓選擇模塊的2n個輸入端連接于所述移位寄存器模塊的2n個輸出端；所述比較模塊的三個輸入端分別連接于所述電壓選擇模塊的兩個輸出端與所述第一模擬焊盤；所述待測節點選擇模塊的輸入端連接于所述移位寄存器模塊的2n個輸出端與所述比較模塊的輸出端，所述待測節點選擇模塊的輸出端連接于所述第二模擬焊盤。

【技術特征摘要】

【專利技術屬性】
技術研發人員：莫太山，沈林峰，盧煒超，郭巖武，
申請(專利權)人：嘉興泰鼎光電集成電路有限公司，
類型：新型
國別省市：浙江;33