一種從核狀態(tài)的監(jiān)控方法及裝置制造方法及圖紙

本發(fā)明專利技術(shù)公開了一種從核狀態(tài)的監(jiān)控方法及裝置，涉及CPU應(yīng)用技術(shù)領(lǐng)域，提供了一種新的監(jiān)控方法，在保證CPU性能不降低的情況下實(shí)現(xiàn)了從核的狀態(tài)監(jiān)控。本發(fā)明專利技術(shù)提供的實(shí)施例應(yīng)用于邏輯器件，該邏輯器件與待測CPU連接，且在這一邏輯器件中至少包括定時器模塊，待測CPU的主核配置N個通道，這些通道與待測從核對應(yīng)。首先，設(shè)定定時周期，并在該定時周期到期時，連續(xù)發(fā)射N個脈沖，根據(jù)N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控待測從核。本發(fā)明專利技術(shù)提供的技術(shù)方案主要應(yīng)用于CPU從核的監(jiān)控流程中。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種從核狀態(tài)的監(jiān)控方法及裝置
本專利技術(shù)涉及CPU(CentralProcessingUnit，中央處理器)應(yīng)用
，尤其涉及一種從核狀態(tài)的監(jiān)控方法及裝置。
技術(shù)介紹
隨著現(xiàn)有的嵌入式設(shè)備(比如中、高端路由器)的改進(jìn)，這些設(shè)備的CPU核已經(jīng)從單核發(fā)展到多核甚至是眾核，為了嵌入式設(shè)備正常高效地運(yùn)行，在應(yīng)用過程中需要監(jiān)控這些CPU核的運(yùn)行狀態(tài)。當(dāng)CPU為多核或眾核CPU時，將這些CPU核分為一個主核和若干個從核兩類，且通過CPU主核軟件來監(jiān)控CPU的從核狀態(tài)。在通過主核軟件監(jiān)控從核狀態(tài)時，主核通過軟件記時的方法，記錄每個執(zhí)行獨(dú)自任務(wù)的從核上次與主核的通信時間，如果主核軟件監(jiān)測到某個從核長時間沒有與主核通信，則表明該從核出現(xiàn)異常，主核就對其進(jìn)行異常處理。按照上述方法實(shí)現(xiàn)從核狀態(tài)監(jiān)控的過程中，專利技術(shù)人發(fā)現(xiàn)：由于主核管理的從核數(shù)量眾多，從而主核必須占用大量CPU時間，并且需要占用大量內(nèi)存來存儲從核狀態(tài)信息，導(dǎo)致主核負(fù)擔(dān)加重，極大的降低了CPU性能。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的實(shí)施例提供一種從核狀態(tài)的監(jiān)控方法及裝置，提供了一種新的監(jiān)控方法，在保證CPU性能不降低的情況下實(shí)現(xiàn)了從核的狀態(tài)監(jiān)控。為達(dá)到上述目的，本專利技術(shù)的實(shí)施例采用如下技術(shù)方案：一種從核狀態(tài)的監(jiān)控方法，所述方法應(yīng)用于邏輯器件，所述邏輯器件至少包括定時器模塊，所述邏輯器件與待測中央處理器CPU連接，所述待測CPU的主核配置N個通道，所述通道與待測從核對應(yīng)，且N值大于或等于所述待測從核的個數(shù)，所述方法包括：所述定時器模塊設(shè)定定時周期，并在所述定時周期到期時，連續(xù)發(fā)射N個脈沖，所述N個脈沖與所述N個通道一一對應(yīng)；根據(jù)所述N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控所述待測從核。一種從核狀態(tài)的監(jiān)控裝置，所述裝置包括邏輯器件，所述邏輯器件與待測中央處理器CPU連接，所述待測CPU的主核配置N個通道，所述通道與待測從核對應(yīng)，且N值大于或等于所述待測從核的個數(shù)，所述裝置包括：定時器模塊，用于設(shè)定定時周期，并在所述定時周期到期時，連續(xù)發(fā)射N個脈沖，所述N個脈沖與所述N個通道一一對應(yīng)；監(jiān)控模塊，用于根據(jù)所述定時器模塊發(fā)射的N個脈沖所劃分的時間，按照時分復(fù)用原則，監(jiān)控所述待測從核本專利技術(shù)實(shí)施例提供了一種從核狀態(tài)的監(jiān)控方法及裝置，這一方法應(yīng)用于邏輯器件，該邏輯器件與待測CPU連接，且在這一邏輯器件中至少包括定時器模塊，待測CPU的主核配置N個通道，這些通道與待測從核對應(yīng)。首先，設(shè)定定時周期，并在該定時周期到期時，連續(xù)發(fā)射N個脈沖，根據(jù)N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控待測從核。與現(xiàn)有技術(shù)中，只能通過CPU主核來記錄、存儲從核的信息從而實(shí)現(xiàn)從核監(jiān)控來說，本專利技術(shù)實(shí)施例中，通過邏輯器件完成從核監(jiān)控，從而降低了監(jiān)控從核時所占用的CPU時間以及CPU內(nèi)存，顯著提高了CPU性能。附圖說明為了更清楚地說明本專利技術(shù)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術(shù)的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本專利技術(shù)一實(shí)施例提供的一種監(jiān)控從核狀態(tài)的方法流程圖；圖2為本專利技術(shù)另一實(shí)施例提供的一種監(jiān)控從核狀態(tài)的方法流程圖；圖3為本專利技術(shù)另一實(shí)施例提供的另一種監(jiān)控從核狀態(tài)的方法流程圖；圖4為本專利技術(shù)一實(shí)施例提供的一種從核狀態(tài)監(jiān)控裝置的組成示意程圖；圖5為本專利技術(shù)一實(shí)施例提供的另一種從核狀態(tài)監(jiān)控裝置的組成示意程圖。具體實(shí)施方式下面將結(jié)合本專利技術(shù)實(shí)施例中的附圖，對本專利技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本專利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。本專利技術(shù)一實(shí)施例提供了一種從核狀態(tài)的監(jiān)控方法，這一方法應(yīng)用于邏輯器件，該邏輯器件至少包括定時器模塊，且邏輯器件與待測CPU連接。該待測CPU的主核配置N個通道，這些通道與待測從核對應(yīng)，其中N為自然數(shù)且N值大于或等于待測從核的個數(shù)。如圖1所示，該方法包括：101、定時器模塊設(shè)定定時周期。值得說明的是，這里設(shè)定的定時周期用于判斷下述的通道溢出。102、在定時周期到期時，連續(xù)發(fā)射N個脈沖。其中，N個脈沖與N個通道一一對應(yīng)，N個脈沖用于將N個通道的監(jiān)控流程從時間上分開，使得在同一時間段內(nèi)對一個通道進(jìn)行狀態(tài)監(jiān)控。103、根據(jù)N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控待測從核。結(jié)合上述102的描述，由于脈沖可以用來定時，從而根據(jù)N個脈沖可以劃分出N個時間段，進(jìn)而按照時分復(fù)用原則，在同一時間段內(nèi)對一個通道進(jìn)行狀態(tài)監(jiān)控。值得說明的是，在本專利技術(shù)實(shí)施例中邏輯器件包括但不限定為帶有BlockRAM(BlockRandomAccessMemory，隨機(jī)存取存儲器塊)的CPLD(ComplexProgrammableLogicDevice，復(fù)雜可編程邏輯器件)或FPGA(Field-ProgramableGateArray，現(xiàn)場可編程門陣列)，其中的BlockRAM用于存儲下述的從核信息以及各事件中涉及的數(shù)值等。本專利技術(shù)實(shí)施例提供的從核狀態(tài)的監(jiān)控方法，這一方法應(yīng)用于邏輯器件，該邏輯器件與待測CPU連接，且在這一邏輯器件中至少包括定時器模塊，待測CPU的主核配置N個通道，這些通道與待測從核對應(yīng)。首先，設(shè)定定時周期，并在該定時周期到期時，連續(xù)發(fā)射N個脈沖，根據(jù)N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控待測從核。與現(xiàn)有技術(shù)中，只能通過CPU主核來記錄、存儲從核的信息從而實(shí)現(xiàn)從核監(jiān)控來說，本專利技術(shù)實(shí)施例中，通過邏輯器件完成從核監(jiān)控，從而降低了監(jiān)控從核時所占用的CPU時間以及CPU內(nèi)存，顯著提高了CPU性能。本專利技術(shù)另一實(shí)施例提供了一種從核狀態(tài)的監(jiān)控方法，該在這一方法中就如何對待測從核進(jìn)行監(jiān)控作了詳細(xì)描述,如圖2所示，該方法包括：201、接口歸一化模塊從CPU接口獲取接口事件，并發(fā)送給計數(shù)器控制模塊。其中，接口事件包括計數(shù)器刷新事件和通道配置事件，接口歸一化模塊通過事件類型和通道號來記錄接口事件。在本專利技術(shù)實(shí)施例中，計數(shù)器刷新事件至少包括一個從核狀態(tài)信息，該從核狀態(tài)信息指的是，該從核與主核進(jìn)行通信交互，執(zhí)行主核命令后該從核所處的當(dāng)前狀態(tài)，該當(dāng)前狀態(tài)包括該從核執(zhí)行主核命令的處理過程；通道配置事件包括通道使能配值和溢出配值。202、計數(shù)器控制模塊接收接口歸一化模塊發(fā)送的接口事件和定時器模塊發(fā)送的定時器到期事件并進(jìn)行處理。結(jié)合上述如圖1所示實(shí)施例的描述，每個通道對應(yīng)一個定時器，且每個通道有各自對應(yīng)的通道號，則根據(jù)接口事件中的通道號，能夠獲取到對應(yīng)的定時器到期事件。值得說明的是，結(jié)合上述的201、202的描述，在獲取到上述定時器到期事件、計數(shù)器刷新事件、通道配置事件后，由于同一時間內(nèi)只能就單個事件進(jìn)行信息處理，也就是執(zhí)行下述203，則需要將獲取到的事件存儲到事件緩沖FIFO(Firstinfirstout，先進(jìn)先出緩存器)中。203、計數(shù)器控制模塊根據(jù)接口事件中所包含的通道號，獲取與通道號對應(yīng)的通道的計數(shù)器值。值得說明的是，該計數(shù)器控制模塊，根據(jù)通道號獲取與通道號對應(yīng)的通道的計數(shù)器值，該計數(shù)器值表示定時周期出現(xiàn)的次數(shù)，通過通道配置事件獲取通道使能本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種從核狀態(tài)的監(jiān)控方法，其特征在于，所述方法應(yīng)用于邏輯器件，所述邏輯器件至少包括定時器模塊，所述邏輯器件與待測中央處理器CPU連接，所述待測CPU的主核配置N個通道，所述通道與待測從核對應(yīng)，且N值大于或等于所述待測從核的個數(shù)，所述方法包括：所述定時器模塊設(shè)定定時周期，并在所述定時周期到期時，連續(xù)發(fā)射N個脈沖，所述N個脈沖與所述N個通道一一對應(yīng)；根據(jù)所述N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控所述待測從核。

【技術(shù)特征摘要】
1.一種從核狀態(tài)的監(jiān)控方法，其特征在于，所述方法應(yīng)用于邏輯器件，所述邏輯器件至少包括定時器模塊，所述邏輯器件與待測中央處理器CPU連接，所述待測CPU的主核配置N個通道，所述通道與待測從核對應(yīng)，且N值大于或等于所述待測從核的個數(shù)，所述方法包括：所述定時器模塊設(shè)定定時周期，并在所述定時周期到期時，連續(xù)發(fā)射N個脈沖，所述N個脈沖與所述N個通道一一對應(yīng)；根據(jù)所述N個脈沖劃分的時間按照時分復(fù)用原則，監(jiān)控所述待測從核。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述邏輯器件還包括接口歸一化模塊、計數(shù)器控制模塊，所述方法還包括：所述接口歸一化模塊從CPU接口獲取接口事件，并發(fā)送給所述計數(shù)器控制模塊，所述接口事件包括計數(shù)器刷新事件和通道配置事件；所述計數(shù)器控制模塊接收所述接口歸一化模塊發(fā)送的所述接口事件和所述定時器模塊發(fā)送的定時器到期事件并進(jìn)行處理。3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述計數(shù)器控制模塊根據(jù)所述接口事件中所包含的通道號，獲取與所述通道號對應(yīng)的通道的計數(shù)器值，所述計數(shù)器值表示所述定時周期出現(xiàn)的次數(shù)；通過所述通道配置事件獲取通道使能配值和溢出配值；通過所述計數(shù)器刷新事件獲取從核狀態(tài)信息、刷新次數(shù)，所述刷新次數(shù)表示所述從核與主核的通信交互次數(shù)。4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述計數(shù)器控制模塊接收所述定時器模塊發(fā)送的定時器到期事件并進(jìn)行處理，包括：當(dāng)所述通道使能配值表示通道使能，且所述計數(shù)器值根據(jù)計數(shù)規(guī)則遞增后的值小于所述溢出配值時，將所述計數(shù)器值更新為所述計數(shù)器值根據(jù)計數(shù)規(guī)則遞增后的值；或者，當(dāng)所述通道使能配值表示通道使能，且所述計數(shù)器值根據(jù)計數(shù)規(guī)則遞增后的值大于所述溢出配值時，重置所述計數(shù)器值和所述刷新次數(shù)，并將待緩存信息發(fā)送給中斷緩沖先進(jìn)先出緩存器FIFO，所述待緩存信息包括通道號和所述從核狀態(tài)信息。5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述接口事件為所述計數(shù)器刷新事件時，所述進(jìn)行處理包括：當(dāng)所述通道使能配值表示通道使能時，將所述刷新次數(shù)更新為所述刷新次數(shù)根據(jù)刷新規(guī)則遞增后的值，并重置所述計數(shù)器值。6.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述接口事件為所述通道配置事件時，所述進(jìn)行處理包括：根據(jù)待測CPU主...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李建國，
申請(專利權(quán))人：邁普通信技術(shù)股份有限公司，
類型：發(fā)明
國別省市：四川;51