一種芯片傾斜堆疊的圓片級封裝單元制造技術

本實用新型專利技術公開了一種芯片傾斜堆疊的圓片級封裝單元，包括水平芯片、第一傾斜芯片、第二傾斜芯片、粘結Chip0、Chip1和Chip2的芯片貼膜DAF或膠膜FOW、包裹水平芯片、第一傾斜芯片和第二傾斜芯片的硅膠層、重布線層、連接芯片焊盤和重布線層層的通孔、金屬插塞及金屬焊盤、金屬焊球，支撐硅膠層形成重構晶圓的合金層及用于激光打標的覆蓋層，第一傾斜芯片傾斜放置在水平芯片上，第二傾斜芯片平行放置在第一傾斜芯片上，所有芯片焊盤均通過金屬插塞和金屬焊盤與重布線層相連，并由硅膠層包裹在同一個封裝體內。本實用新型專利技術還公開了芯片傾斜堆疊的圓片級封裝方法。本實用新型專利技術能夠實現多功能芯片的WLP封裝，并縮小封裝尺寸和降低封裝成本。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及半導體封裝領域，尤其涉及一種芯片傾斜堆疊的圓片級封裝單元。
技術介紹
圓片級封裝（WLP，Wafer?Level?Package），是目前最先進的封裝技術之一。WLP技術分為扇入型圓片級封裝（FIWLP，Fan-in?WLP）和扇出型圓片級封裝（FOWLP，Fan-out?WLP）兩種，其中FIWLP較適合管腳數較低的芯片封裝，例如圖像傳感器，FOWLP則更為適合高管腳的芯片封裝，例如基帶芯片。根據Yole?development的預測，FIWLP的市場將以12%的年復合增長率持續增長，而FOWLP自2015起將迎來爆發式增長，市場年復合增長率高達28%。在消費電子產品及現代物聯網技術的推動下，要求應用芯片向著更加“短小輕薄”的方向發展。與此同時，隨著芯片管腳數的增加和功能的集成，WLP將逐漸向多芯片封裝（MCP）和堆疊封裝（POP等）方向發展。其中，基于多芯片的WLP封裝，隨著芯片數量的增加，封裝的尺寸會迅速的增長，以至于封裝的技術挑戰和成本難以承受；此外，基于堆疊的WLP封裝，強烈的依賴于先進的微Bump技術、2.5D?interposer和TSV技術的發展，成本控制還面臨極大的挑戰。
技術實現思路
為了克服現有技術中存在的不足，本技術提供一種芯片傾斜堆疊的圓片級封裝單元，能夠實現多功能芯片的WLP封裝，并縮小封裝尺寸和降低封裝成本。為實現上述目的，本技術采取如下技術方案：一種芯片傾斜堆疊的圓片級封裝單元，包括N個封裝芯片，分別為水平芯片Chip0、第一傾斜芯片Chip1、第二傾斜芯片Chip2……第N-1傾斜芯片ChipN-1，且N≥3，其中水平芯片Chip0水平放置，第一傾斜芯片Chip1傾斜搭在水平芯片Chip0一條邊上，第二傾斜芯片Chip2平行交錯放置在第一傾斜芯片Chip1上，以此類推，后續傾斜芯片均與其前一個芯片平行交錯放置。更進一步的，該封裝單元還包括重布線層、硅膠層、合金層和覆蓋層，N個封裝芯片的芯片焊盤均通過金屬插塞、金屬焊盤與重布線層相接，所述重布線層設有金屬焊球與外部電路進行電氣連接；所述N個封裝芯片通過DAF膠膜或FOW膠膜粘結為一體后由硅膠Silicone包裹在硅膠層內；所述硅膠層上設有支撐硅膠層形成重構晶圓的合金層，所述合金層上設有用于激光打標的覆蓋層。更進一步的，所述N個封裝芯片的芯片焊盤相連接的金屬焊盤處于同一水平面上；更進一步的，金屬插塞和金屬焊盤由Cu、Ni、Al、Au、Ag、W金屬，或者其中二種以上金屬組成的合金制成；所述金屬插塞、金屬焊盤通過物理氣相淀積PVD、電鍍或化學鍍方法形成。更進一步的，所述N個封裝芯片中傾斜芯片的芯片焊盤均在芯片設計中用重新布線RDL方法布局在了傾斜芯片的一側。更進一步的，所述水平芯片Chip0的多條邊上均放置傾斜芯片，且每邊放置的傾斜芯片的數量大于2。本技術還提供一種用于制作所述芯片傾斜堆疊的圓片級封裝單元的封裝方法，包括如下步驟：（1）提供圓片級芯片載板、圓片級玻璃載板、合金板和若干組封裝芯片單元，每組封裝芯片單元包括N個封裝芯片，分別為水平芯片Chip0、第一傾斜芯片Chip1、第二傾斜芯片Chip2……第N-1傾斜芯片ChipN-1，且N≥3；（2）在圓片級芯片載板表面粘貼PET膠膜；（3）將每組封裝芯片單元中背面帶有DAF或FOW膠膜的封裝芯片依次粘貼到圓片級芯片載板上，其中水平芯片Chip0水平放置，第一傾斜芯片Chip1傾斜搭在水平芯片Chip0一條邊上，第二傾斜芯片Chip2平行交錯放置在第一傾斜芯片Chip1上，以此類推，后續傾斜芯片均與其前一個芯片平行交錯放置，形成傾斜堆疊結構；（4）在圓片級芯片載板上表面，自上而下對步驟（3）形成的傾斜堆疊結構施加壓力，去除封裝芯片底部與圓片芯片載板之間和所有封裝芯片之間的氣泡；（5）在圓片級芯片載板上表面刷硅膠，形成硅膠層，使其覆蓋所有封裝芯片單元；（6）在硅膠層上安裝合金板，作為合金層，并在真空環境下按壓硅膠層，去除硅膠層中的氣泡，以使硅膠均勻分布，且表面平整；（7）固化硅膠層并去除圓片級芯片載板和PET膠膜，完成晶圓重構；（8）將重構好的晶圓，以合金層為結合面貼裝在圓片級玻璃載板上；（9）在DAF或FOW膠膜上形成通孔至所有封裝芯片芯片焊盤表面，隨后填充通孔形成金屬插塞，使金屬插塞一端與芯片焊盤相接，然后在金屬插塞另一端形成金屬焊盤；（10）采用重布線技術RDL對金屬焊盤進行重新布局，形成重布線層，去除圓片級玻璃載板，并在合金層表面制作用于激光打標的覆蓋層，最后進行激光打標、植球和切單，形成芯片傾斜堆疊的圓片級封裝單元。更進一步的，所述若干組封裝芯片單元中的傾斜芯片的芯片焊盤均在芯片設計中用重新布線RDL方法布局在了傾斜芯片的一側；所述重布線層的制作工序，是在步驟（9）所有芯片焊盤的通孔、金屬插塞和金屬焊盤完成后同步進行。更進一步的，所述通孔通過干法刻蝕或激光鉆孔方式形成；所述金屬插塞和金屬焊盤通過物理氣相淀積PVD、電鍍或化學鍍方法形成；所述通孔、金屬插塞和金屬焊盤的形成按照芯片焊盤表面的DAF或FOW膠膜膜厚不同分別形成。更進一步的，所述封裝芯片單元中水平芯片Chip0的多條邊上均放置傾斜芯片，且每邊放置的傾斜芯片的數量大于2。有益效果：本技術提供的這種一種芯片傾斜堆疊的圓片級封裝單元及封裝方法，采用傾斜堆疊和圓片級封裝的方式，將多個芯片集成在一個封裝體內。這種芯片傾斜堆疊的圓片級封裝結構及封裝方法相比于現有多芯片封裝，封裝尺寸較小；相比于現有先進的堆疊封裝，成本較低，即實現了多個功能芯片的集成封裝，同時減小了封裝的體積和封裝成本。附圖說明圖1為本技術提供的圓片級封裝單元示意圖。圖2為本技術提供的傾斜芯片重布線層RDL前后的剖面及表面示意圖。圖3為本技術提供的多邊傾斜堆疊結構示意圖。圖4為本技術提供的圓片級封裝流程Chip0、Chip1和Chip2貼裝在圓片級載板上的示意圖。圖5為本技術提供的圓片級封裝流程刷硅膠后的示意圖。圖6為本技術提供的圓片級封裝流程安裝合金層后的示意圖。圖7為本技術提供的圓片級封裝流程硅膠固化并拆除載板后的示意圖。圖8為本技術提供的圓片級封裝流程重構晶圓背面貼裝玻璃載板后的示意圖。圖9為本技術提供的圓片級封裝流程在DAF或FOW膠膜上打孔并填充金屬后的示意圖。圖10為本技術提供的圓片級封裝流程Chip0、Chip1和Chip2所有金屬焊盤重布線后的示意圖。圖11為本技術提供的貼裝完覆蓋層并完成激光打標、植球和切單的示意圖。圖12為本技術提供的若干組圓片級封裝單元在圓形載板上布局示意圖。圖13為本技術提供的若干組圓片級封裝單元在圓形載板上刷硅膠包裹所有芯片的示意圖。圖14是本技術提供的若干組圓片級封裝單元在方形載板本文檔來自技高網...

【技術保護點】
一種芯片傾斜堆疊的圓片級封裝單元，其特征在于：包括N個封裝芯片，分別為水平芯片Chip0、第一傾斜芯片Chip1、第二傾斜芯片Chip2……第N?1傾斜芯片ChipN?1，且N≥3，其中水平芯片Chip0水平放置，第一傾斜芯片Chip1傾斜搭在水平芯片Chip0一條邊上，第二傾斜芯片Chip2平行交錯放置在第一傾斜芯片Chip1上，以此類推，后續傾斜芯片均與其前一個芯片平行交錯放置。

【技術特征摘要】
1.一種芯片傾斜堆疊的圓片級封裝單元，其特征在于：包括N個封裝芯片，分別為水平芯片Chip0、第一傾斜芯片Chip1、第二傾斜芯片Chip2……第N-1傾斜芯片ChipN-1，且N≥3，其中水平芯片Chip0水平放置，第一傾斜芯片Chip1傾斜搭在水平芯片Chip0一條邊上，第二傾斜芯片Chip2平行交錯放置在第一傾斜芯片Chip1上，以此類推，后續傾斜芯片均與其前一個芯片平行交錯放置。
2.根據權利要求1所述的一種芯片傾斜堆疊的圓片級封裝單元，其特征在于：該封裝單元還包括重布線層（3）、硅膠層（6）、合金層（7）和覆蓋層（8），所述N個封裝芯片的芯片焊盤（9）均通過金屬插塞（1）、金屬焊盤（2）與重布線層（3）相接，所述重布線層（3）設有金屬焊球（4）與外部電路進行電氣連接；所述N個封裝芯片通過DAF膠膜（5）或FOW膠膜（5）粘結為一體后由硅膠Silicone包裹在硅膠層（6）內；所述硅膠層（6）上設有支撐硅膠層（6）...

【專利技術屬性】
技術研發人員：張加勇，濮必得，劉昭麟，康新玲，
申請(專利權)人：山東華芯半導體有限公司，
類型：新型
國別省市：山東;37