一種用于高能粒子加速器的功率源低電平全數字幅相控制系統及其實現方法技術方案

本發明專利技術涉及一種用于高能粒子加速器的功率源低電平全數字幅相控制系統及其實現方法，它包括信號的預處理、信號的數字化處理和數字環路控制三者之間的協同作用；所述的信號預處理的模擬電路部件包括集成在模擬電路板上的6個信號處理通道和1個時鐘處理通道，每個信號處理通道包括由衰減器、放大器和濾波器，時鐘處理通道包括由衰減器、放大器、濾波器、倍頻器和分頻器；信號數字化處理及數字環路控制的數字電路部件包括集成在數字電路板上的用于6路信號采樣的3片A/D、用于信號再生的1片D/A和用于信號數字化處理及環路控制的1片FPGA。本發明專利技術既可控制超導腔體的物理結構參數，又可保持超導腔體驅動能量場的幅度和相位的高度穩定性。

【技術實現步驟摘要】
一種用于高能粒子加速器的功率源低電平全數字幅相控制系統及其實現方法
本專利技術屬于高速、高能粒子加速器
，特別是涉及一種用于高能粒子加速器的功率源低電平全數字幅相控制系統及其實現方法。
技術介紹
為進一步研究核粒子物理的需要，高速、高能加速器已成為現代粒子物理和原子核物理研究的重要設備。該加速器能夠將微觀的電子、質子、重離子或其他粒子加速到擁有一定的能量，然后將加速的粒子與其他物質相作用，如用于粒子對撞等。研究表明：一方面，超導腔體的表面阻抗較小，支持腔體內場能時能量損耗小，且具有極高的品質因子Q；腔體的Q值是腔體能達到的場能的重要指標；Q值越高，腔體能夠支持的加速場能越高。但另一方面，腔體的Q值越高，腔體的有效帶寬就越窄；腔體的有效帶寬BW與腔體品質因子Q的關系如下式所示：上式中f0表示腔體的諧振頻率；設超導腔體的Q值達到1010量級，腔體的諧振頻率f0＝162.5MHz，腔體的有效帶寬即為0.01625Hz；超導腔體的幅頻特性和相頻特性如圖1所示。研究還表明：在加速器的整個通路中，超導腔體可以比作為一個帶寬非常窄的濾波器。超導腔體工作所處環境因素，如溫度、壓力，甚至是腔體發生微小的形變的時候，都會使得腔體內加速電磁場的幅度和相位會發生改變。一方面，由于超導腔體諧振頻率發生偏移，腔體對驅動信號的能量就會有較大的衰減，想要維持原先大小的場就需要更大的驅動能量；另一方面，由于諧振頻率發生改變，粒子波束注入腔體時，加速電場的初始相位也會有所偏移，粒子將無法加速到想要的能量；在注入粒子波束之后Q值還在107量級的極高Q值的超導腔體中，擾動的影響更大，實施控制和穩定超導腔體內場的幅度和相位將十分困難。張同宣等學者發表的“上海光源數字化低電平控制系統的硬件設計與實現”一文，提出了采用上下變頻和IQ調制解調技術，可實現幅度控制精度±1%、頻率控制精度±10Hz和相位控制精度±1°的設計要求，但還存在以下明顯不足：一是模擬上下變頻電路的幅度相位受環境溫度影響不穩定，影響幅度、相位控制精度；二是數字采樣頻率低，量化噪聲限制了幅度、相位控制精度的提高；三是采用了鎖相環技術產生上下變頻的本振，本振信號的幅度穩定性及相位噪聲限制了幅度、相位控制精度的提高；四是設備量多、體積大，不便于系統集成。如何克服現有技術的不足已成為當今高速、高能粒子加速器
中亟待解決的重點難題之一。
技術實現思路
本專利技術的目的是為克服現有技術的不足而提供一種用于高能粒子加速器的功率源低電平全數字幅相控制系統及其實現方法，本專利技術不僅可對超導腔體結構優化設計，使得超導腔體結構更加牢固，減少外在環境的影響，減弱對擾動的敏感性；而且可對超導腔體驅動功率源輸出信號的幅度和相位進行控制，實時補償擾動產生的幅度和相位偏差，保持超導腔體驅動能量場的幅度和相位的高度穩定性。根據本專利技術提出的一種用于高能粒子加速器的功率源低電平全數字幅相控制系統，包括由系統內的信號裝置與系統外的信號裝置的信號連接，其中：系統內的信號裝置包括由用于信號預處理的模擬電路部件、信號數字化處理及數字環路控制的數字電路部件、主控計算機依次信號連接，系統外的信號裝置包括由大功率發射機與高能粒子加速器腔體信號連接，其特征在于所述的信號預處理的模擬電路部件包括集成在模擬電路板(Analogpart)上的6個信號處理通道和1個時鐘處理通道，每個信號處理通道包括由衰減器、放大器和濾波器，時鐘處理通道包括由衰減器、放大器、濾波器、倍頻器和分頻器；所述的信號數字化處理及數字環路控制的數字電路部件包括集成在數字電路板(Digitalpart)上的用于6路信號的采樣的3片A/D、用于信號再生的1片D/A和用于信號數字化處理及環路控制的1片FPGA。根據本專利技術提出的基于用于高能粒子加速器的功率源低電平全數字幅相控制系統的實現方法，其特征在于包括如下具體步驟：步驟一，信號預處理：（1）由時鐘信號源輸入信號經過模擬倍頻、分頻獲得參考源信號、數字板時鐘，數字板時鐘供A/D轉換，D/A轉換和數字信號處理器件FPGA的工作使用；（2）對各個需要采樣的信號進行電平幅度變換，設計電平放大或者衰減通道，主要完成輸入信號和輸出信號電平的放大或衰減，產生A/D變換和D/A轉換、功率源輸入所需的合適電平，對162.5MHz的連續波參考信號進行頻率變換,產生A/D采樣的130MHz采樣時鐘信號；該信號預處理步驟，一方面能夠保證A/D變換的輸入信號電平能夠靈活方便調節，使得處在接近A/D轉換器件的飽和的位置，提高信號噪聲比，減小噪聲對信號穩定度的影響；另一方面能夠靈活調節D/A轉換器件的輸出信號電平，即功率源輸入信號的電平，以滿足超導腔體輸出信號電平調節的動態范圍；步驟二，信號的數字化處理：（1）對多通道輸入信號，采用射頻直接采樣、數字去直流濾波法、數字下變頻和CORDIC算法矢量模式來獲得多通道輸入信號的幅度和相位，其中：射頻直接采樣的采樣率為：數字去直流濾波法的濾波器傳輸函數為：H(z)＝1-z-2；簡化的數字正交變換法利用數據之間的正交關系，使用寄存器延時和取反的方式，完成數字正交變換，獲得正交信號；（2）功率源激勵信號再生，采用CORDIC算法旋轉模式進行正交分解和數字上變頻方法直接數模轉換獲得激勵信號，其中：以基于CORDIC算法矢量模式求解信號的幅度和相位方法；以信號數字上變頻方法來對CORDIC算法旋轉模式中的輸入z分量進行相位調制，實現數字頻率上變換的功能；步驟三，數字環路控制：采用開/閉環可切換的工作方式，其中：（1）在開環時，不對超導腔體信號進行幅度相位補償，將設置信號作為控制信號輸出；（2）在閉環時，采用幅度PI環路和相位PI環路雙環路的控制方式，對功率源低電平輸出負載信號的幅度和相位進行閉環控制，通過調整功率源低電平激勵信號的幅度相位，將功率源負載輸出信號的幅度和相位穩定在設置值上；其中：相位穩定精度：±0.3°；幅度穩定精度：相對值0.001；PI環路的傳輸函數為：調節PI環路的kP和ki參數，能夠將反饋信號穩定到設置信號的幅度和相位上，保證有快速的響應時間，同時減小靜態誤差。在該數字環路控制步驟中，所述的幅度PI環路和相位PI環路同時工作，能夠分別起到控制作用，所以這兩個環路內的延時一致，保持數據的同步；但雙環路的kP和ki參數不一定相同，可根據需要獨立進行控制和調整。本專利技術的原理是：本專利技術突出信號預處理、信號的數字化處理和數字環路控制三者之間的協同作用。在信號預處理步驟中，將發射機輸入輸出的高功率信號轉換為適合數字采樣的電平，提取數字采樣的相參時鐘，根據欠采樣原理，采樣時鐘與輸入信號頻率滿足：對162.5MHz信號頻率，采樣時鐘130MHz；在信號數字化處理步驟中，完成對發射機負載輸出、發射機輸出、發射機前級輸輸出、發射機輸入、發射機負載的反射和參考信號等6路射頻信號的直接采樣，以及去直流、多通道幅度和相位提取、數字上下變頻處理和發射機激勵信號再生等，去直流采用H(z)=1-z-2數字濾波器，基于采樣頻率與信號頻率的關系，從信號的時域采樣直接提取信號的I/Q分量，采用CORDIC矢量旋轉模式獲得信號的幅度和相位；在數字環路控制步驟中，采用幅度PI環路和相位PI環路的雙環路誤差補償閉環控制方法，開本文檔來自技高網...

【技術保護點】
一種用于高能粒子加速器的功率源低電平全數字幅相控制系統，包括由系統內的信號裝置與系統外的信號裝置的信號連接，其中：系統內的信號裝置包括由用于信號預處理的模擬電路部件、信號數字化處理及數字環路控制的數字電路部件、主控計算機依次信號連接，系統外的信號裝置包括由大功率發射機與高能粒子加速器腔體信號連接，其特征在于所述的信號預處理的模擬電路部件包括集成在模擬電路板(Analog?part)上的6個信號處理通道和1個時鐘處理通道，每個信號處理通道包括由衰減器、放大器和濾波器，時鐘處理通道包括由衰減器、放大器、濾波器、倍頻器和分頻器；所述的信號數字化處理及數字環路控制的數字電路部件包括集成在數字電路板(Digital?part)上的用于6路信號采樣的3片A/D、用于信號再生的1片D/A和用于信號數字化處理及環路控制的1片FPGA。

【技術特征摘要】
1.一種用于高能粒子加速器的功率源低電平全數字幅相控制系統，包括系統內的信號裝置與系統外的信號裝置的信號連接，其中：系統內的信號裝置包括用于信號預處理的模擬電路部件、信號數字化處理及數字環路控制的數字電路部件、主控計算機依次信號連接，系統外的信號裝置包括大功率發射機與高能粒子加速器腔體信號連接，其特征在于所述的信號預處理的模擬電路部件包括集成在模擬電路板(Analogpart)上的6個信號處理通道和1個時鐘處理通道，每個信號處理通道包括衰減器、放大器和濾波器，時鐘處理通道包括衰減器、放大器、濾波器、倍頻器和分頻器；所述的信號數字化處理及數字環路控制的數字電路部件包括集成在數字電路板(Digitalpart)上的用于6路信號采樣的3片A/D、用于信號再生的1片D/A和用于信號數字化處理及環路控制的1片FPGA。2.根據權利要求1所述的一種用于高能粒子加速器的功率源低電平全數字幅相控制系統，其特征在于系統內的信號裝置與系統外的信號裝置的信號連接具體包括：(1)模擬盒XS24接數字盒CLK；(2)模擬盒XS22接模擬盒XS26；(3)模擬盒XS14接數字盒IN1；(4)數字盒out1接模擬盒XS7；(5)模擬盒XS1接時鐘源信號；(6)模擬盒XS8接發射機前級驅動信號；(7)數字盒IN2接高能粒子加速器腔體信號；(8)數字盒IN3接發射機前級輸出信號；(9)數字盒IN4接發射機前級反射信號；(10)數字盒IN5接發射機末級輸出信號；(11)數字盒IN6接發射機末級反射信號；(12)模擬盒上的12V電源接12V直流電壓源的+12V；(13)模擬盒上的12V地接12V直流電壓源的地；(14)數字盒上的D-型接口的D-pin14/15接5V直流電壓源的+5V；(15)數字盒上的D-型接口的D-pin12/13接5V直流電壓源的地；(16)數字盒上的D-型接口的D-pin8接主控計算機串口的RxD；(17)數字盒上的D-型接口的D-pin10接主控計算機串口的TxD；(18)數字盒上的D-型接口的D-pin11接主控計算機串口的GND。3.一種用于高能粒子加速器的功率源低電平全數字幅相控制系統的實現方法，其特征在于包括如下具體步驟：步驟一，信號預處理...

【專利技術屬性】
技術研發人員：蔣德富，高楊，
申請(專利權)人：河海大學，
類型：發明
國別省市：江蘇;32