本發明專利技術公開了一種模擬量輸入合并單元相位準確度的檢驗裝置，其主要由CPU、現場可編程門陣列FPGA、以太網MAC、以太網PHY、以太網光纖接收器、通用光纖接收器、D/A轉換器、溫補晶振、低通濾波器、A/D轉換器、精密互感器以及本地總線組成。所述CPU、FPGA、A/D轉換器、D/A轉換器通過所述本地總線互聯，CPU通過所述本地總線對FPGA、A/D轉換器、D/A轉換器的數據進行存取。本發明專利技術外部時鐘單元輸出光IRIG-B碼對時信號至檢驗裝置、待測合并單元和交流模擬信號源，使檢驗裝置、待測合并單元同步，同時保證交流模擬信號源的頻率準確，從而實現相位準確度檢驗。
【技術實現步驟摘要】
一種模擬量輸入合并單元相位準確度的檢驗裝置
本專利技術涉及一種模擬量輸入合并單元相位準確度的檢驗裝置，屬于電力系統繼電保護檢驗領域。
技術介紹
在智能變電站中，保護、監控、計量系統的采樣是采樣常規互感器和合并單元的方式實現的，采樣環節由原來的保護、測控、計量等裝置前移并分散到各就地采樣的合并單元完成。合并單元采樣都需經過模/數(A/D)轉換、數據處理以及傳輸等環節，需要一定的時間。因此，智能變電站的數字采樣從一次電流、電壓輸入至保護裝置最終接收到SV需要一定的延時。合并單元根據互感器相位延時、濾波器延時、采集模塊的數據延時、自身等待、處理以及發送的時間計算出數字采樣從一次信號輸入到最終輸出SV的延時(定義為額定延時Te，以微秒為單位)，并將其包含在SV報文中與SV一起發送。保護裝置接收到多個合并單元的SV后,根據各自的額定延時以及保護自身的時鐘信號對采樣數據進行延時補償，從而獲取采樣點的真實采樣時刻。因此，額定延時的準確度直接決定了相位準確度。
技術實現思路
由于額定延時由多個環節構成，很難通過現有技術手段直接測量。因此，本專利技術目的是在于提供一種模擬量輸入合并單元相位準確度的檢驗裝置，從合并單元的工作原理和外部特性的角度出發對其相位準確度進行檢驗，避免了對額定延時的直接測量。為實現上述目的，本專利技術采用以下技術方案實現的：一種模擬量輸入合并單元相位準確度的檢驗裝置，其包括CPU處理器、現場可編程門陣列FPGA、以太網MAC、以太網PHY、以太網光纖接收器、通用光纖接收器、D/A轉換器、恒溫晶振、低通濾波器、A/D轉換器、精密互感器以及本地總線部分組成；所述CPU、FPGA、A/D轉換器、D/A轉換器通過所述本地總線互聯，所述CPU通過所述本地總線對所述FPGA、A/D轉換器、D/A轉換器的數據進行存取；所述精密互感器實現一次電壓、電流到二次電壓的轉換，并輸出二次電壓至連述所述低通濾波器；所述低通濾波器實現抗混疊濾波，并輸出經濾波之后的二次電壓至所述A/D轉換器，低通濾波器采用二階低通濾波器，截止頻率為20kHz；所述A/D轉換器完成模擬量到數字量的轉換，采樣率為200kHz；所述以太網MAC，用于實現以太網幀的組裝。所述CPU處理器，用于從所述以太網MAC中獲取合并單元的采樣值，從所述D/A轉換器中獲取的采樣值，從所述現場可編程門陣列FPGA的有效位脈沖中獲取采樣值報文的發送時刻，計算合并單元的相位誤差，并與行業標準的要求進行比較，實現模擬量輸入合并單元相位準確度的檢驗；所述FPGA為所述A/D轉換器提供采樣脈沖；所述以太網光纖接收器將以光信號傳輸的以太網幀轉換成電信號，并輸出至所述以太網PHY；所述以太網PHY實現信號電平的轉換和串行/并行轉換，轉換之后的信號輸出至所述以太網MAC和所述FPGA；所述通用光纖接收器將以光信號傳輸的IRIG-B碼信號轉換成電信號，并輸出至所述FPGA；所述D/A轉換器輸出電壓信號至所述恒溫晶振，所述恒溫晶振輸出時鐘信號至所述FPGA；所述檢驗裝置和待測合并單元接入外部時鐘單元輸出的光IRIG-B碼信號，處于同步狀態；所述檢驗裝置和所述待測合并單元接入同一個模擬量電壓或電流信號。所述檢驗裝置和所述待測合并單元采用同樣的原理對同一信號進行采樣/轉換。所述檢驗裝置使用的精密互感器的準確度等級為0.05級，比所述待測合并單元的互感器的準確度等級高2級，因此，由互感器引起的相位誤差相對較小。所述檢驗裝置采用的采樣頻率(200kHz)比所述待測合并單元的采樣頻率(4～12.8kHz)高一個數量級，相應的低通濾波器的截止頻率(20kHz)也比待測合并單元的截止頻率(小于2kHz)高一個數量級，因此，由抗混疊濾波引起的相位誤差相對較小。所述檢驗裝置采用FPGA在以太網PHY出口處硬件打時間戳的方式精確記錄SV報文的接收時刻。本專利技術外部時鐘單元輸出光IRIG-B碼對時信號至檢驗裝置、待測合并單元和交流模擬信號源，使檢驗裝置、待測合并單元同步，同時保證交流模擬信號源的頻率準確。待測合并單元輸出經采樣、轉換和處理之后的SV報文至檢驗裝置，檢驗裝置對SV報文的接收時刻及其包含的采樣值進行記錄和分析。交流模擬信號源輸出的同一個一次模擬量信號同時接入檢驗裝置、待測合并單元，對一次電壓來說相當于并聯，對一次電流來說相當于串聯，從而實現相位準確度檢驗。附圖說明圖1是檢驗合并單元相位準確度的系統接線圖；圖2是本專利技術檢驗裝置的結構框圖。具體實施方式為使本專利技術實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體實施方式，進一步闡述本專利技術。圖1是檢驗合并單元相位準確度的系統接線圖。外部時鐘單元輸出光IRIG-B碼對時信號至檢驗裝置、待測合并單元和交流模擬信號源，使檢驗裝置、待測合并單元同步，同時保證交流模擬信號源的頻率準確。待測合并單元輸出經采樣、轉換和處理之后的SV報文至檢驗裝置，檢驗裝置對SV報文的接收時刻及其包含的采樣值進行記錄和分析。交流模擬信號源輸出的同一個一次模擬量信號同時接入檢驗裝置、待測合并單元，對一次電壓來說相當于并聯，對一次電流來說相當于串聯。圖2是檢驗裝置的結構框圖。所述檢驗裝置主要由CPU、現場可編程門陣列FPGA、以太網MAC、以太網PHY、以太網光纖接收器、通用光纖接收器、D/A轉換器、恒溫晶振、低通濾波器、A/D轉換器、精密互感器以及本地總線等部分組成。所述CPU、FPGA、A/D轉換器、D/A轉換器通過所述本地總線互聯，所述CPU通過所述本地總線對所述FPGA、A/D轉換器、D/A轉換器的數據進行存取。所述以太網MAC，用于實現以太網幀的組裝。精密互感器，實現一次電壓、電流到二次電壓的轉換，并輸出二次電壓至連述所述低通濾波器；所述精密互感器用于接收與所述待測合并單元接入同一個的模擬量電壓或電流信號，實現一次電壓、電流到二次電壓的轉換，并輸出二次電壓至連述所述低通濾波器；所述低通濾波器實現抗混疊濾波，并輸出經濾波之后的二次電壓至所述A/D轉換器，低通濾波器采用二階巴特沃斯濾波器，截止頻率為20kHz；所述A/D轉換器完成模擬量到數字量的轉換，采樣率為200kHz。所述FPGA為所述A/D轉換器提供采樣脈沖。所述以太網光纖接收器用于接收待測合并單元以光信號傳輸的以太網幀，并將以光信號傳輸的以太網幀轉換成電信號，并輸出至所述以太網PHY；所述以太網PHY實現信號電平的轉換和串行/并行轉換，轉換之后的信號輸出至所述以太網MAC和所述FPGA。所述通用光纖接收器，用于接收外部時鐘單元以光信號傳輸的IRIG-B碼，并將以光信號傳輸的IRIG-B碼信號轉換成電信號，并輸出至所述FPGA。所述外部時鐘單元的輸出端還連接待測合并單元，所述待測合并單元接收外部時鐘單元以光信號傳輸的IRIG-B碼，確保與通用光纖接收器保持同步。所述D/A轉換器輸出電壓信號至所述恒溫晶振，所述恒溫晶振輸出時鐘信號至所述FPGA。所述檢驗裝置能夠實現相位準確度檢驗的技術特征在于：所述檢驗裝置和待測合并單元接入外部時鐘單元輸出的光IRIG-B碼信號，處于同步狀態；所述檢驗裝置和所述待測合并單元接入同一個模擬量電壓或電流信號。所述檢驗裝置和所述待測合并單元采用同樣的原理對同一信號進行采樣/轉換。所述檢驗本文檔來自技高網...
【技術保護點】
一種模擬量輸入合并單元相位準確度的檢驗裝置，其特征在于，包括：恒溫晶振；D/A轉換器，用于完成數字量到模擬量的轉換；A/D轉換器，用于完成模擬量到數字量的轉換；現場可編程門陣列FPGA，為所述A/D轉換器提供采樣脈沖；低通濾波器，用于實現抗混疊濾波，并輸出經濾波之后的二次電壓至連接所述A/D轉換器，以太網MAC，用于實現以太網幀的組裝；以太網PHY，用于實現信號電平的轉換和串行/并行轉換，轉換之后的信號輸出至連接所述以太網MAC和所述現場可編程門陣列FPGA；以太網光纖接收器，用于接收待測合并單元以光信號傳輸的以太網幀，并將以光信號傳輸的以太網幀轉換成電信號，并輸出至連接所述以太網PHY；通用光纖接收器，用于接收外部時鐘單元以光信號傳輸的IRIG?B碼，并將以光信號傳輸的IRIG?B碼信號轉換成電信號，并輸出至所述現場可編程門陣列FPGA；所述外部時鐘單元的輸出端還連接待測合并單元，所述待測合并單元接收外部時鐘單元以光信號傳輸的IRIG?B碼，確保與通用光纖接收器保持同步；精密互感器，用于接收與所述待測合并單元接入同一個的模擬量電壓或電流信號，實現一次電壓、電流到二次電壓的轉換，并輸出二次電壓至連述所述低通濾波器；CPU處理器，用于從所述以太網MAC中獲取合并單元的采樣值，從所述D/A轉換器中獲取的采樣值，從所述現場可編程門陣列FPGA的有效位脈沖中獲取采樣值報文的發送時刻，計算合并單元的相位誤差，并與行業標準的要求進行比較，實現擬量輸入合并單元相位準確度的檢驗；所述CPU處理器、現場可編程門陣列FPGA、A/D轉換器、D/A轉換器通過所述本地總線互聯，所述CPU處理器通過所述本地總線對所述FPGA、A/D轉換器、D/A轉換器的數據進行存取，所述D/A轉換器輸出電壓信號至所述恒溫晶振，所述恒溫晶振輸出時鐘信號至所述現場可編程門陣列FPGA。...
【技術特征摘要】
1.一種模擬量輸入合并單元相位準確度的檢驗裝置，其特征在于，包括：恒溫晶振；D/A轉換器，用于完成數字量到模擬量的轉換；A/D轉換器，用于完成模擬量到數字量的轉換；現場可編程門陣列FPGA，為所述A/D轉換器提供采樣脈沖；低通濾波器，用于實現抗混疊濾波，并輸出經濾波之后的二次電壓至所述A/D轉換器，以太網MAC，用于實現以太網幀的組裝；以太網PHY，用于實現信號電平的轉換和串行/并行轉換，轉換之后的信號輸出至所述以太網MAC和所述現場可編程門陣列FPGA；以太網光纖接收器，用于接收待測合并單元以光信號傳輸的以太網幀，并將以光信號傳輸的以太網幀轉換成電信號，并輸出至所述以太網PHY；通用光纖接收器，用于接收外部時鐘單元以光信號傳輸的IRIG-B碼，并將以光信號傳輸的IRIG-B碼信號轉換成電信號，并輸出至所述現場可編程門陣列FPGA；所述外部時鐘單元的輸出端還連接待測合并單元，所述待測合并單元接收外部時鐘單元以光信號傳輸的IRIG-B碼，確保與通用光纖接收器保持同步；精密互感器，用于接收模擬量電壓或電流信號，所述模擬量電壓或電流信號與所述待測合并單元接入的模擬量電壓或電流信號為同一個，實現一次電壓、電流到二次電壓的轉換，并輸出二次電壓至所述低通濾波器；CPU處理器，用于從所述以太網MAC中獲取...
【專利技術屬性】
技術研發人員：秦健，張正洋，王展，石慧，姬慧，陳艷，楊經超，
申請(專利權)人：國家電網公司，江蘇省電力公司，江蘇省電力公司揚州供電公司，武漢凱默電氣有限公司，
類型：發明
國別省市：北京;11
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。