多路選擇電路和顯示裝置制造方法及圖紙

本發(fā)明專利技術(shù)公開了一種多路選擇電路和顯示裝置，多路選擇電路包括：分別傳輸?shù)谝粩?shù)據(jù)信號、第二數(shù)據(jù)信號、第三數(shù)據(jù)信號的第一數(shù)據(jù)線、第二數(shù)據(jù)線、第三數(shù)據(jù)線，傳輸控制信號的控制線，傳輸時序信號的時序線，開關(guān)電路，驅(qū)動電路；驅(qū)動電路包括第一開關(guān)晶體管和第二開關(guān)晶體管；開關(guān)電路根據(jù)接收的控制信號、時序信號、第一數(shù)據(jù)信號、第二數(shù)據(jù)信號和第三數(shù)據(jù)信號，處于將第二數(shù)據(jù)信號分時的分別傳輸至第一開關(guān)晶體管和第二開關(guān)晶體管的第一工作模式，或者處于將第一數(shù)據(jù)信號傳輸至第一開關(guān)晶體管、并將第三數(shù)據(jù)信號傳輸至第二開關(guān)晶體管的第二工作模式。本發(fā)明專利技術(shù)的多路選擇電路兼容兩種選擇模式并在不同模式中切換，提高了顯示裝置對數(shù)據(jù)信號的適應(yīng)性。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及顯示
，尤其涉及一種多路選擇電路和顯示裝置。
技術(shù)介紹
當(dāng)前顯示面板的多路選擇器(demux)的設(shè)計主流是按IC端與數(shù)據(jù)線端數(shù)目比分為1:2工作模式，即一根IC信號輸出控制2列像素，以及1:3工作模式，即一根IC信號輸出控制3列像素。。當(dāng)前顯示面板中，如何改善demux的性能是亟待解決的技術(shù)問題。
技術(shù)實現(xiàn)思路
本專利技術(shù)提供一種多路選擇電路和顯示裝置，以解決現(xiàn)有技術(shù)的問題。本專利技術(shù)提供一種多路選擇電路，該多路選擇電路包括：傳輸?shù)谝粩?shù)據(jù)信號的第一數(shù)據(jù)線，傳輸?shù)诙?shù)據(jù)信號的第二數(shù)據(jù)線，傳輸?shù)谌龜?shù)據(jù)信號的第三數(shù)據(jù)線，傳輸控制信號的控制線，傳輸時序信號的時序線，開關(guān)電路，驅(qū)動電路；所述驅(qū)動電路至少包括：第一開關(guān)晶體管和第二開關(guān)晶體管；所述開關(guān)電路接收所述控制信號、所述時序信號、所述第一數(shù)據(jù)信號、所述第二數(shù)據(jù)信號和所述第三數(shù)據(jù)信號，并根據(jù)所述控制信號和所述時序信號分別處于第一工作模式和第二工作模式，在所述第一工作模式下，所述開關(guān)電路將所述第二數(shù)據(jù)信號分時的分別傳輸至所述第一開關(guān)晶體管和所述第二開關(guān)晶體管；在所述第二工作模式下，所述開關(guān)電路將所述第一數(shù)據(jù)信號傳輸至所述第一開關(guān)晶體管，以及將所述第三數(shù)據(jù)信號傳輸至所述第二開關(guān)晶體管。本專利技術(shù)還提供一種多路選擇電路，該多路選擇電路包括：第一開關(guān)和第二開關(guān)，所述第一開關(guān)包括第一子開關(guān)、第二子開關(guān)、第三子開關(guān)、第四子開關(guān)，所述第二開關(guān)包括第五子開關(guān)、第六子開關(guān)、第七子開關(guān)和第八子開關(guān)；所述多路選擇電路還包括第一開關(guān)晶體管、第二開關(guān)晶體管、傳輸?shù)谝粩?shù)據(jù)信號的第一數(shù)據(jù)線、傳輸?shù)诙?shù)據(jù)信號的第二數(shù)據(jù)線、傳輸?shù)谌龜?shù)據(jù)信號的第三數(shù)據(jù)線、傳輸?shù)谝粫r序信號的第一時序線、傳輸?shù)诙r序信號的第二時序線、傳輸?shù)谌龝r序信號的第三時序線；所述第一開關(guān)晶體管的源極通過所述第一子開關(guān)接收所述第二數(shù)據(jù)信號、通過所述第五子開關(guān)接收所述第一數(shù)據(jù)信號，所述第一開關(guān)晶體管的柵極通過所述第二子開關(guān)接收所述第一時序信號、通過所述第六子開關(guān)接收所述第三時序信號；所述第二開關(guān)晶體管的源極通過所述第三子開關(guān)接收所述第二數(shù)據(jù)信號、通過所述第七子開關(guān)接收所述第三數(shù)據(jù)信號，所述第二開關(guān)晶體管的柵極通過所述第四子開關(guān)接收所述第二時序信號、通過所述第八子開關(guān)接收所述第三時序信號；所述第一開關(guān)的4個子開關(guān)同時導(dǎo)通或截止，所述第二開關(guān)的4個子開關(guān)同時導(dǎo)通或截止；所述第一開關(guān)導(dǎo)通時，所述第二開關(guān)截止，所述第一開關(guān)截止時，所述第二開關(guān)導(dǎo)通。本專利技術(shù)還提供一種顯示裝置，該顯示裝置包括：如上所述的多路選擇電路，6個像素；其中，6個所述像素包括：與第一開關(guān)晶體管的漏極連接的第一像素、與第二開關(guān)晶體管的漏極連接的第二像素、與第三開關(guān)晶體管的漏極連接的第三像素、與第四開關(guān)晶體管的漏極連接的第四像素、與第五開關(guān)晶體管的漏極連接的第五像素、與第六開關(guān)晶體管的漏極連接的第六像素。本專利技術(shù)通過使開關(guān)電路同時兼容第一工作模式和第二工作模式，并可在兩種工作模式中切換，以實現(xiàn)具有開關(guān)電路的多路選擇電路兼容兩種選擇模式，多路選擇電路還可在不同選擇模式中的切換，相應(yīng)的，具有多路選擇電路的顯示裝置能夠同時兼容兩種多路選擇模式，提高了顯示裝置對數(shù)據(jù)信號的適應(yīng)性。附圖說明為了更清楚地說明本專利技術(shù)實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本專利技術(shù)的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1(a)為現(xiàn)有技術(shù)提供的一種1:3模式顯示面板的示意圖；圖1(b)為現(xiàn)有技術(shù)提供的1:3模式顯示面板的時序示意圖；圖1(c)為現(xiàn)有技術(shù)提供的一種1:2模式顯示面板的示意圖；圖1(d)為現(xiàn)有技術(shù)提供的1:2模式顯示面板的時序示意圖；圖2(a)是本專利技術(shù)一實施例提供的一多路選擇電路的示意圖；圖2(b)是本專利技術(shù)一實施例提供的又一多路選擇電路的示意圖；圖2(c)是本專利技術(shù)一實施例提供的1:3多路選擇電路的時序示意圖；圖2(d)是本專利技術(shù)一實施例提供的1:2多路選擇電路的時序示意圖；圖2(e)是本專利技術(shù)一實施例提供的再一多路選擇電路的示意圖；圖3(a)是本專利技術(shù)又一實施例提供的一多路選擇電路的示意圖；圖3(b)是本專利技術(shù)又一實施例提供的又一多路選擇電路的示意圖；圖3(c)是本專利技術(shù)又一實施例提供的再一多路選擇電路的示意圖；圖3(d)是本專利技術(shù)又一實施例提供的另一多路選擇電路的示意圖；圖4(a)是本專利技術(shù)再一實施例提供的一多路選擇電路的示意圖；圖4(b)是本專利技術(shù)再一實施例提供的又一多路選擇電路的示意圖；圖5(a)是本專利技術(shù)另一實施例提供的一顯示裝置的示意圖；圖5(b)是本專利技術(shù)另一實施例提供的又一顯示裝置的示意圖；圖5(c)是本專利技術(shù)另一實施例提供的再一顯示裝置的平面示意圖。具體實施方式為使本專利技術(shù)的目的、技術(shù)方案和優(yōu)點更加清楚，以下將參照本專利技術(shù)實施例中的附圖，通過實施方式清楚、完整地描述本專利技術(shù)的技術(shù)方案，顯然，所描述的實施例是本專利技術(shù)一部分實施例，而不是全部的實施例。基于本專利技術(shù)中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術(shù)保護(hù)的范圍。參考圖1(a)所示，為現(xiàn)有技術(shù)提供的一種1:3模式顯示面板的示意圖，如圖所示，該顯示面板包括：數(shù)據(jù)線D1和D2，時序線CLK1、CLK2和CLK3，開關(guān)晶體管11、開關(guān)晶體管12、開關(guān)晶體管13、開關(guān)晶體管14、開關(guān)晶體管15和開關(guān)晶體管16，子像素列R1、G1、B1、R2、G2和B2。其中，開關(guān)晶體管11、開關(guān)晶體管12、開關(guān)晶體管13的漏極(D)依次連接R1、G1、B1，柵極(G)依次連接CLK1、CLK2、CLK3，源極(S)全部連接D1；開關(guān)晶體管14、開關(guān)晶體管15、開關(guān)晶體管16的漏極依次連接R2、G2、B2，柵極依次連接CLK1、CLK2、CLK3，源極全部連接D2。參考圖1(b)所示，為現(xiàn)有技術(shù)提供的1:3模式顯示面板的時序示意圖。結(jié)合圖1(a)和圖1(b)所示，在一個時鐘周期T1-T6中，T1時刻，CLK1高電平，開關(guān)晶體管11導(dǎo)通，D1將數(shù)據(jù)信號傳輸至R1，R1顯示；依次的T2時刻，G1接收D1數(shù)據(jù)信號；T3時刻B1接收D1數(shù)據(jù)信號；T4時刻R2接收D2數(shù)據(jù)信號；T5時刻G2接收D2數(shù)據(jù)信號；T6時刻B2接收D2數(shù)據(jù)信號。在此數(shù)據(jù)線D1、D2具體是本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種多路選擇電路，其特征在于，包括：傳輸?shù)谝粩?shù)據(jù)信號的第一數(shù)據(jù)線，傳輸?shù)诙?shù)據(jù)信號的第二數(shù)據(jù)線，傳輸?shù)谌龜?shù)據(jù)信號的第三數(shù)據(jù)線，傳輸控制信號的控制線，傳輸時序信號的時序線，開關(guān)電路，驅(qū)動電路；所述驅(qū)動電路至少包括：第一開關(guān)晶體管和第二開關(guān)晶體管；所述開關(guān)電路接收所述控制信號、所述時序信號、所述第一數(shù)據(jù)信號、所述第二數(shù)據(jù)信號和所述第三數(shù)據(jù)信號，并根據(jù)所述控制信號和所述時序信號分別處于第一工作模式和第二工作模式，在所述第一工作模式下，所述開關(guān)電路將所述第二數(shù)據(jù)信號分時的分別傳輸至所述第一開關(guān)晶體管和所述第二開關(guān)晶體管；在所述第二工作模式下，所述開關(guān)電路將所述第一數(shù)據(jù)信號傳輸至所述第一開關(guān)晶體管，以及將所述第三數(shù)據(jù)信號傳輸至所述第二開關(guān)晶體管。

【技術(shù)特征摘要】
1.一種多路選擇電路，其特征在于，包括：傳輸?shù)谝粩?shù)據(jù)信號的第一數(shù)
據(jù)線，傳輸?shù)诙?shù)據(jù)信號的第二數(shù)據(jù)線，傳輸?shù)谌龜?shù)據(jù)信號的第三數(shù)據(jù)線，傳
輸控制信號的控制線，傳輸時序信號的時序線，開關(guān)電路，驅(qū)動電路；
所述驅(qū)動電路至少包括：第一開關(guān)晶體管和第二開關(guān)晶體管；
所述開關(guān)電路接收所述控制信號、所述時序信號、所述第一數(shù)據(jù)信號、所
述第二數(shù)據(jù)信號和所述第三數(shù)據(jù)信號，并根據(jù)所述控制信號和所述時序信號分
別處于第一工作模式和第二工作模式，
在所述第一工作模式下，所述開關(guān)電路將所述第二數(shù)據(jù)信號分時的分別傳
輸至所述第一開關(guān)晶體管和所述第二開關(guān)晶體管；
在所述第二工作模式下，所述開關(guān)電路將所述第一數(shù)據(jù)信號傳輸至所述第
一開關(guān)晶體管，以及將所述第三數(shù)據(jù)信號傳輸至所述第二開關(guān)晶體管。
2.根據(jù)權(quán)利要求1所述的多路選擇電路，其特征在于，所述驅(qū)動電路還
包括第三開關(guān)晶體管、第四開關(guān)晶體管、第五開關(guān)晶體管和第六開關(guān)晶體管；
所述第三開關(guān)晶體管的柵極、所述第四開關(guān)晶體管的柵極、所述第五開關(guān)晶體
管的柵極、所述第六開關(guān)晶體管的柵極分別接收所述時序信號；所述第三開關(guān)
晶體管的源極和所述第四開關(guān)晶體管的源極分別接收所述第一數(shù)據(jù)信號；所述
第五開關(guān)晶體管的源極和所述第六開關(guān)晶體管的源極分別接收所述第三數(shù)據(jù)信
號。
3.根據(jù)權(quán)利要求2所述的多路選擇電路，其特征在于，所述時序線具體
包括：傳輸?shù)谝粫r序信號的第一時序線、傳輸?shù)诙r序信號的第二時序線、傳
輸?shù)谌龝r序信號的第三時序線；
所述第一時序線向所述第三開關(guān)晶體管的柵極、所述開關(guān)電路、所述第五

\t開關(guān)晶體管的柵極分別傳輸所述第一時序信號；所述第二時序線向所述第四開
關(guān)晶體管的柵極、所述開關(guān)電路、所述第六開關(guān)晶體管的柵極分別傳輸所述第
二時序信號；所述第三時序線向所述開關(guān)電路傳輸所述第三時序信號。
4.根據(jù)權(quán)利要求3所述的多路選擇電路，其特征在于，所述第三時序線
還包括同或門；其中，所述第一時序線與所述同或門的第一輸入端連接，所述
第二時序線與所述同或門的第二輸入端連接，所述同或門的輸出端輸出所述第
三時序信號。
5.根據(jù)權(quán)利要求1所述的多路選擇電路，其特征在于，所述開關(guān)電路包
括：第一開關(guān)和第二開關(guān)。
6.根據(jù)權(quán)利要求5所述的多路選擇電路，其特征在于，當(dāng)所述開關(guān)電路接
收的所述控制信號使所述第一開關(guān)導(dǎo)通時，在所述時序信號控制下，所述開關(guān)
電路通過所述第一開關(guān)將所述第二數(shù)據(jù)信號分時的分別傳輸至所述第一開關(guān)晶
體管和所述第二開關(guān)晶體管；
當(dāng)所述開關(guān)電路接收的所述控制信號使所述第二開關(guān)導(dǎo)通時，在所述時序
信號控制下，所述開關(guān)電路通過所述第二開關(guān)將所述第一數(shù)據(jù)信號傳輸至所述
第一開關(guān)晶體管，以及將所述第三數(shù)據(jù)信號傳輸至所述第二開關(guān)晶體管。
7.根據(jù)權(quán)利要求6所述的多路選擇電路，其特征在于，所述第一開關(guān)和所
述第二開關(guān)分別與所述控制線、所述時序線連接，以在所述控制信號和所述時
序信號的控制下導(dǎo)通或截止；所述第一開關(guān)還與所述第二數(shù)據(jù)線連接，以將所
述第二數(shù)據(jù)信號分時的分別傳輸至所述第一開關(guān)晶體管的源極和所述第二開關(guān)
晶體管的源極；所述第二開關(guān)還分別與所述第一數(shù)據(jù)線和所述第三數(shù)據(jù)線連接，
并將所述第一數(shù)據(jù)信號傳輸至第一開關(guān)晶體管的源極，以及將所述第三數(shù)據(jù)信

\t號傳輸至所述第二開關(guān)晶體管的源極。
8.根據(jù)權(quán)利要求7所述的多路選擇電路，其特征在于，所述第一開關(guān)包
括：第一P型晶體管、第二P型晶體管、第三P型晶體管、第四P型晶體管，
所述第二開關(guān)包括：第一N型晶體管、第二N型晶體管、第三N型晶體管、第
四N型晶體管；或者，所述第一開關(guān)包括：第一N型晶體管、第二N型晶體管、
第三N型晶體管、第四N型晶體管，所述第二開關(guān)包括：第一P型晶體管、第
二P型晶體管、第三P型晶體管、第四P型晶體管；
所述第一開關(guān)的4個晶體管的柵極分別接收所述控制信號，所述第二開關(guān)
的4個晶體管的柵極分別接收所述控制信號。
9.根據(jù)權(quán)利要求8所述的多路選擇電路，其特征在于，所述開關(guān)電路具
體為：第一N型晶體管的漏極和第一P型晶體管的源極分別連接至所述第一開
關(guān)晶體管的源極，第二N型晶體管的漏極和第二P型晶體管的源極分別連接至
所述第一開關(guān)晶體管的柵極，第三N型晶體管的漏極和第三P型晶體管的源極
分別連接至所述第二開關(guān)晶體管的源極，第四N型晶體管的漏極和第四P型晶
體管的源極分別連接至所述第二開關(guān)晶體管的柵極；
所述第二N型晶體管的源極、所述第二P型晶體管的漏極、所述第四N型
晶體管的源極、所述第四P型晶體管的漏極分別接收所述時序信號；
當(dāng)所述第一開關(guān)由4個P型晶體管組成，所述第二開關(guān)由4個N型晶體管
組成時，所述第一N型晶體管的源極接收所述第一數(shù)據(jù)信號，所述第一P型晶
體管的漏極和所述第三P型晶體管的漏極分別接收所述第二數(shù)據(jù)信號，所述第
三N型晶體管的源極接收所述第三數(shù)據(jù)信號；
當(dāng)所述第一開關(guān)由4個N型晶體管組成，所述第二開關(guān)由4個P型晶體管

\t組成時，所述第一P型晶體管的漏極接收所述第一數(shù)據(jù)信號，所述第一N型晶
體管的源極和所述第三N型晶體管的源極分別接收所述第二數(shù)據(jù)信號，所述第
三P型晶體管的漏極接收所述第三數(shù)據(jù)信號。
10.根據(jù)權(quán)利要求7所述的多路選擇電路，其特征在于，所述第一開關(guān)包
括：第一P型晶體管、第二P...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張磊，顧寒昱，王柳，
申請(專利權(quán))人：廈門天馬微電子有限公司，天馬微電子股份有限公司，
類型：發(fā)明
國別省市：福建;35