一種化學機械研磨的方法技術

本發明專利技術公開了本發明專利技術提出了一種化學機械研磨的方法，包括：步驟a，提供半導體襯底，所述半導體襯底上形成有金屬柵極；步驟b，將所述半導體襯底置于第一研磨墊上進行研磨，所述第一研磨墊為硬研磨墊，經所述第一研磨墊研磨之后剩余的金屬柵極的厚度范圍為500埃至1000埃；步驟c，將所述半導體襯底置于第二研磨墊上進行研磨，所述第二研磨墊為軟研磨墊，所述第二研磨墊和所述半導體襯底之間的壓強范圍為0.5PSI至0.8PSI，所述第二研磨墊的旋轉速度為110rpm至150rmp，以減少微小的劃痕。根據本發明專利技術的CMP方法可以獲得劃痕較少的金屬柵極結構以進一步提高了半導體器件的性能和產量。

【技術實現步驟摘要】
一種化學機械研磨的方法
本專利技術涉及半導體制造工藝，尤其涉及一種化學機械研磨的方法。
技術介紹
隨著半導體集成電路(IC)工業技術日益的成熟，超大規模的集成電路的迅速發展，器件尺寸越來越小，芯片的集成度越來越高。因器件的高密度，小尺寸的要求對半導體工藝影響也日益突出。IC集成度不斷的增大需要器件尺寸持續按比例縮小，然而電器的工作電壓有時維持不變，使得實際金屬氧化物半導體(MOS)器件產生較高的電源消耗。多晶硅和二氧化硅通常被用于形成MOS晶體管的柵極和層間介質。隨著柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發了柵極電阻過大、柵極泄漏增大以及多晶硅柵極出現空乏現象等問題。因此，人們又將目光重新投向金屬柵極技術，采用金屬柵極材料代替傳統的多晶硅材料，高k電介質代替氧化層材料，即采用高k電介質/金屬柵極(HK/MG)結構代替柵氧化層/虛擬多晶硅柵極結構，以避免由多晶硅虛擬柵極引起的多晶硅耗盡效應、摻雜硼原子擴散和較高的柵極漏電流等問題。對于更先進的技術節點而言，高k電介質/金屬柵極(HK/MG)已被廣泛的應用，通常，使用鋁來作為金屬柵極。在鋁金屬柵極制造工藝中，鋁金屬柵極的化學機械研磨(CMP)是半導體器件制造工藝的關鍵步驟之一。然而，在鋁金屬是一種材質較軟的材料，在經過化學拋光和機械拋光的工藝之后會很容易在鋁金屬柵極上出現劃痕(scratch)。在鋁金屬柵極表面形成的劃痕，將影響半導體器件的性能和可靠性。在現有技術中，在使用化學機械研磨工藝處理鋁金屬柵極之后，在鋁金屬柵極的表面形成兩種劃痕：第一種是較大的劃痕，劃痕的長度大于5微米且貫穿整合晶片，部分的劃痕的長度大于10微米，如圖1A所示，在執行CMP的第一步驟之后形成這些劃痕的，所述第一步驟采用硬研磨墊(hardpad)，堅硬的硬研磨墊使得晶片的表面形成大的劃痕。另一種是微小的劃痕，劃痕的長度小于5微米，如圖1B所示，在執行CMP的最后步驟之后形成這些劃痕的，所述最后的步驟采用軟研磨墊(softpad)，微小的劃痕由一些研磨副產物形成，所述副產物主要包括氫氧化鋁(Al(OH)3)因此，需要了一種新的化學機械研磨的方法，以減少在鋁金屬柵極表面形成的較大的劃痕和微小的劃痕。
技術實現思路
在
技術實現思路
部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本專利技術的
技術實現思路
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。為了解決現有技術中存在的問題，本專利技術提出了一種化學機械研磨的方法，包括：步驟a，提供半導體襯底，所述半導體襯底上形成有金屬柵極，所述金屬柵極的材料為金屬鋁；步驟b，將所述半導體襯底置于第一研磨墊上進行研磨，所述第一研磨墊為硬研磨墊，經所述第一研磨墊研磨之后剩余的金屬柵極的厚度范圍為500埃至1000埃；步驟c，將所述半導體襯底置于第二研磨墊上進行研磨，所述第二研磨墊為軟研磨墊，所述第二研磨墊和所述半導體襯底之間的壓強范圍為0.5PSI至0.8PSI，所述第二研磨墊的旋轉速度為110rpm至150rmp，以減少第一劃痕，所述第一劃痕長度小于5微米。優選地，調整所述步驟b和所述步驟c的研磨量以減少在金屬柵極表面形成的第二劃痕，其中所述第二劃痕的長度大于5微米。優選地，所述步驟c修正在所述金屬柵極表面形成的第二劃痕，其中所述第二劃痕的長度大于5微米。優選地，所述步驟c用于減少副產物對所述金屬柵極表面平坦化的影響。優選地，所述副產物主要為氫氧化鋁。優選地，所述金屬柵極與半導體襯底之間還形成有高K介電層。綜上所示，根據本專利技術的CMP方法可以獲得劃痕較少的金屬柵極結構，根據本專利技術制造的金屬柵極結構與根據現有的方法制作的金屬柵極結構的表面相比減少了80％至90％的較大劃痕，減少了50％的微小劃痕(所述微小劃痕的長度大于0.5微米)，以進一步提高了半導體器件的性能和產量。附圖說明本專利技術的下列附圖在此作為本專利技術的一部分用于理解本專利技術。附圖中示出了本專利技術的實施例及其描述，用來解釋本專利技術的原理。在附圖中，圖1A-1B為根據現有CMP技術在鋁金屬柵極表面形成的劃痕的示意圖；圖2A-2B為沒有采用本專利技術的CMP技術在鋁金屬柵極表面形成的劃痕的示意圖；圖3A-3B為根據本專利技術一個實施方式在鋁金屬柵極表面形成的劃痕的示意圖；圖4為根據本專利技術一個實施方式對鋁金屬柵極進行CMP的工藝流程圖。具體實施方式在下文的描述中，給出了大量具體的細節以便提供對本專利技術更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本專利技術可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本專利技術發生混淆，對于本領域公知的一些技術特征未進行描述。為了徹底理解本專利技術，將在下列的描述中提出詳細的描述，以說明本專利技術的方法。顯然，本專利技術的施行并不限于半導體領域的技術人員所熟習的特殊細節。本專利技術的較佳實施例詳細描述如下，然而除了這些詳細描述外，本專利技術還可以具有其他實施方式。應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據本專利技術的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。現在，將參照附圖更詳細地描述根據本專利技術的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本專利技術的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。為了減少在鋁金屬柵極表面形成的劃痕，本專利技術提出了一種CMP的方法。參照圖4，示出了根據本專利技術一個實施方式對鋁金屬柵極進行CMP的工藝流程圖。在步驟401中，形成具有Al金屬柵極結構的半導體器件，具體的步驟為：首先，在襯底上形成偽柵極，并且然后在襯底中形成源極/漏極區域。之后，在整個襯底之上形成層間電介質(ILD)層，并且使層102平坦化以露出偽柵極。其后，去除偽柵極，從而在ILD層中形成凹槽。接下來，沉積具有高K介電常數的材料，從而在凹槽中形成柵極絕緣層。在柵極絕緣層上沉積阻擋層。阻擋層可以用來防止后續要形成于其上的材料擴散到柵極絕緣層中。在阻擋層上沉積要與稍后沉積的鋁形成鋁合金的金屬層。金屬層可以包括能與Al形成合金的金屬，例如鈦(Ti)等。然后，在金屬層上沉積鋁層。沉積鋁層的方法可以包括例如CVD、PVD等。再進行退火，以便至少使金屬層的上部與鋁層的下部形成鋁合金層。所形成的鋁合金層的上表面不低于最終要形成的柵極高度。在另一實施例中，在退火之后，整個金屬層都可以與鋁層形成鋁合金。在步驟402中，執行CMP工藝，具體的，執行CMP的第一研磨步驟。CMP就是在無塵室的大氣環境中，利用機械力對晶圓表面作用，在表面薄膜層產生斷裂腐蝕的動力，使晶圓表面趨于平坦化，以便進行后續的工藝步驟(如本文檔來自技高網...

【技術保護點】
一種化學機械研磨的方法，包括：步驟a，提供半導體襯底，所述半導體襯底上形成有金屬柵極；步驟b，將所述半導體襯底置于第一研磨墊上進行研磨，所述第一研磨墊為硬研磨墊，經所述第一研磨墊研磨之后剩余的金屬柵極的厚度范圍為500埃至1000埃；步驟c，將所述半導體襯底置于第二研磨墊上進行研磨，所述第二研磨墊為軟研磨墊，所述第二研磨墊和所述半導體襯底之間的壓強范圍為0.5PSI至0.8PSI，所述第二研磨墊的旋轉速度為110rpm至150rmp，以減少微小的劃痕。

【技術特征摘要】
1.一種化學機械研磨的方法，包括：步驟a，提供半導體襯底，所述半導體襯底上形成有金屬柵極，所述金屬柵極的材料為金屬鋁；步驟b，將所述半導體襯底置于第一研磨墊上進行研磨，所述第一研磨墊為硬研磨墊，經所述第一研磨墊研磨之后剩余的金屬柵極的厚度范圍為500埃至1000埃；步驟c，將所述半導體襯底置于第二研磨墊上進行研磨，所述第二研磨墊為軟研磨墊，所述第二研磨墊和所述半導體襯底之間的壓強范圍為大于0.5PSI小于等于0.8PSI，所述第二研磨墊的旋轉速度為110rpm至150rmp，以減少第一劃痕，所述第一劃痕長度小于5微米，其中，在所述第二研磨墊上進行的...

【專利技術屬性】
技術研發人員：蔣莉，黎銘琦，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31