一種空間通信系統中部分并行結構LDPC碼譯碼系統及其方法技術方案

本發明專利技術涉及一種空間通信系統中部分并行結構LDPC碼譯碼系統及其方法，該系統結構包括迭代控制單元、信道信息存儲器、主存儲器、變量節點處理模塊、校驗節點處理模塊、判決結果輸出緩沖單元；主存儲器結構簡單，與校驗矩陣結構圖中非零子矩陣一一對應；從主存儲器中讀取數據的地址處理單元結構簡單、易于實現；該部分并行譯碼結構設計了超行數個并行的校驗節點處理單元、超列數個并行的變量節點處理單元，節點消息更新算法的實現復雜度低，所耗資源少。

【技術實現步驟摘要】

【技術保護點】
一種空間通信系統中部分并行結構LDPC碼譯碼系統，其特征在于：包括迭代控制單元、信道信息存儲器、主存儲器、變量節點處理模塊、校驗節點處理模塊、判決結果輸出緩沖單元；信道信息存儲器包含4個雙口RAM，每個RAM的深度為L＝2048，主存儲器包括15個存儲器RAM，即主存儲器RAM1、RAM2、……、RAM15，用于存儲變量節點和校驗節點之間傳遞的邊信息，每個存儲器RAM對應在CCSDS標準中定義的碼效率為R＝1/2的準循環LDPC碼的校驗矩陣H里的每一個非零子矩陣，每個存儲器RAM深度均為L＝2048，即主存儲器RAM1、RAM2、……、RAM15分別對應如下：RAM1對應超列S1與超行H2對應的子陣IL；RAM2對應超列S1與超行H3對應的子陣IL；RAM3對應超列S2與超行H2對應的子陣IL；RAM4對應超列S2與超行H3對應的子陣Π5；RAM5對應超列S2與超行H3對應的子陣Π6；RAM6對應超列P1與超行H1對應的子陣IL；RAM7對應超列P2與超行H2對應的子陣IL；RAM8對應超列P2與超行H3對應的子陣Π7；RAM9對應超列P2與超行H3對應的子陣Π8；RAM10對應超列P3與超行H1對應的子陣IL；RAM11對應超列P3與超行H1對應的子陣Π1；RAM12對應超列P3與超行H2對應的子陣Π2；RAM13對應超列P3與超行H2對應的子陣Π3；RAM14對應超列P3與超行H2對應的子陣Π4；RAM15對應超列P3與超行H3對應的子陣IL；校驗矩陣H的行分為3個超行分別為H1、H2、H3，H1為0?2047行、H2為2048?4095行、H3為4096?6143行；將校驗矩陣H的列分為5個超列S1、S2、P1、P2、P3，S1為0?2047列、S2為2048?4095列、P1為4096?6143列、P2為6144?8191列、P3為8192?10239列；變量節點處理模塊包括VNU1、VNU2、VNU3、VNU4和VNU5這5個變量節點處理單元，變量節點處理單元為5路并行；校驗節點地址處理模塊包括CNU1、CNU2、CNU3這三個校驗節點處理單元，CNU1、CNU2、CNU3為3路并行；信道信息存儲單元接收并存儲數字接收機解調的當前這一幀似然信息數據，并將該似然信息數據順序地存儲到信道信息存儲單元的4個RAM里，一幀似然信息數據為8192個，當該幀接收完畢后，信道信息存儲單元產生一個接收完畢信號發送給迭代控制單元，信道信息存儲單元同時通過乒乓操作接收下一幀的8192個數據；迭代控制單元收到接收完畢信號后向信道信息存儲單元發出譯碼開始信號，信道信息存儲單元接收到譯碼開始信號，將4個RAM中的似然信息數據順序地并行輸出4路數據D_llr給變量節點處理模塊，變量節點處理模塊接收信道信息存儲單元的4路數據D_llr，將該4路數據D_llr分別送至VNU1、VNU2、VNU3、VNU4，將0值送至VNU5，同時變量節點處理模塊從主存儲器中的RAM1、RAM2、……、RAM15中按照存儲器中的RAM1、RAM2、……、RAM15的讀地址Addr_VN的順序讀取RAM1、RAM2、……、RAM15中的邊信息D_a1，如果是第1次迭代，則從主存儲器中取出的邊信息D_a1＝0，由迭代控制單元定義讀地址Addr_VN的順序為0、1、2、…、2047，按下列方式分別將邊信息D_a1送至VNU1、VNU2、VNU3、VNU4、VNU5：將RAM1、RAM2的數據按照Addr_VN順序地讀出送給VNU1；將RAM3～RAM5的數據按照Addr_VN順序地讀出送給VNU2；將RAM6的數據按照Addr_VN順序地讀出送給VNU3；將RAM7～RAM9的數據按照Addr_VN順序地讀出送給VNU4；將RAM10～RAM15的數據按照Addr_VN順序地讀出送給VNU5；根據D_llr和D_a1計算更新的似然信息，得到更新后的邊信息D_e1；將更新后的邊信息D_e1按照寫地址Addr_VN寫入主存儲器RAM1、RAM2、……、RAM15，讀地址Addr_VN與寫地址Addr_VN數值相同，區別是調用時間不同，均由迭代控制單元生成，為順序地址0、1、2、…、2047；迭代控制單元產生校驗節點地址處理模塊的讀地址Addr_CN，Addr_CN包括Addr_CN1、Addr_CN2……、Addr_CN15，Addr_CN1、Addr_CN2……、Addr_CN15通過步驟(3)主存儲器RAM1、RAM2、……、RAM15對應的子陣計算得到；校驗節點處理模塊根據讀地址Addr_CN，從主存儲器RAM1、RAM2、……、RAM15中按以下方式讀出邊信息D_e1，記為邊信息D_a2，送至校驗節點地址處理模塊中的CNU1、CNU2、CNU3；即將RAM10、RAM...

【技術特征摘要】

【專利技術屬性】
技術研發人員：史秀秀，閆朝星，張永曉，周三文，
申請(專利權)人：北京遙測技術研究所，航天長征火箭技術有限公司，
類型：發明
國別省市：北京;11