一種集成電路及其制造方法和電子裝置制造方法及圖紙

本發(fā)明專利技術(shù)提供一種集成電路及其制造方法和電子裝置，涉及半導(dǎo)體技術(shù)領(lǐng)域。本發(fā)明專利技術(shù)提供的集成電路在復(fù)合半導(dǎo)體襯底的第一半導(dǎo)體襯底內(nèi)設(shè)置有位于晶體管下方的空腔，由于該空腔可以隔離晶體管與復(fù)合半導(dǎo)體襯底，因此可以降低晶體管的源極、漏極和柵極以及互連線與復(fù)合半導(dǎo)體襯底之間的寄生耦合作用，減小因基板耦合效應(yīng)產(chǎn)生的寄生電容，進(jìn)而提高集成電路的性能。本發(fā)明專利技術(shù)的集成電路的制造方法，用于制造上述集成電路，制得的集成電路同樣具有上述優(yōu)點(diǎn)。本發(fā)明專利技術(shù)的電子裝置，使用了上述集成電路，因而也具有上述優(yōu)點(diǎn)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種集成電路及其制造方法和電子裝置
本專利技術(shù)涉及半導(dǎo)體
，具體而言涉及一種集成電路及其制造方法和電子裝置。
技術(shù)介紹
在半導(dǎo)體
中，射頻前端模塊(RadioFrequencyFrond-EndModule，簡(jiǎn)稱RFFEM)，是無(wú)線通信設(shè)備(例如手機(jī)、平板電腦等)中的關(guān)鍵組件，而射頻開(kāi)關(guān)器件(簡(jiǎn)稱射頻開(kāi)關(guān)，通常為集成電路或集成電路的一部分)又是射頻前端模塊的關(guān)鍵組件之一。射頻前端模塊(RFFEM)中的射頻開(kāi)關(guān)，需要具有高的信號(hào)保真性、低的插入損失、良好的線性特征和較小的信號(hào)形變。在現(xiàn)有技術(shù)中，射頻開(kāi)關(guān)通常采用砷化鎵(GaAs)半導(dǎo)體晶體管制造，其加工制造及封裝成本較昂貴。近年來(lái)，隨著半導(dǎo)體技術(shù)的進(jìn)步，已經(jīng)可以采用絕緣體上硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(SOIMOS)制造射頻開(kāi)關(guān)器件，并且制得的射頻開(kāi)關(guān)器件已經(jīng)能夠接近或達(dá)到采用砷化鎵(GaAs)半導(dǎo)體晶體管制造的射頻開(kāi)關(guān)器件的性能水平。然而，在采用絕緣體上硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(以下簡(jiǎn)稱晶體管)制造的射頻開(kāi)關(guān)器件中，仍然存在晶體管的源極、漏極和柵極以及互連線與半導(dǎo)體襯底的寄生耦合作用，仍然帶來(lái)附加的寄生電容，而這種寄生電容會(huì)隨著開(kāi)關(guān)信號(hào)的電壓變化而變化，從而進(jìn)一步影響場(chǎng)效應(yīng)晶體管的綜合性能，最終影響射頻開(kāi)關(guān)器件甚至整個(gè)射頻前端模塊的性能。因此，為了解決上述問(wèn)題，本專利技術(shù)提出一種新的集成電路及其制造方法。
技術(shù)實(shí)現(xiàn)思路
針對(duì)現(xiàn)有技術(shù)的不足，本專利技術(shù)提供一種集成電路及其制造方法和電子裝置，該集成電路可以降低晶體管的源極、漏極和柵極以及互連線與半導(dǎo)體襯底的耦合作用，減小因基板耦合效應(yīng)產(chǎn)生的寄生電容。本專利技術(shù)實(shí)施例一提供一種集成電路，包括復(fù)合半導(dǎo)體襯底以及位于所述復(fù)合半導(dǎo)體襯底上的晶體管；所述復(fù)合半導(dǎo)體襯底包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底之上的絕緣層以及位于所述絕緣層之上的第二半導(dǎo)體襯底；所述晶體管形成于所述第二半導(dǎo)體襯底之上，并且，所述晶體管的底部由所述絕緣層所隔離；其中，所述第一半導(dǎo)體襯底內(nèi)設(shè)置有位于所述晶體管下方的空腔，所述空腔的側(cè)壁為所述第一半導(dǎo)體襯底，頂壁為所述絕緣層或所述第一半導(dǎo)體襯底，底壁為接合于所述第一半導(dǎo)體襯底之上的密封襯底。可選地，所述空腔的側(cè)壁為弧形。其中，所述密封襯底可選自硅襯底、玻璃襯底或塑料襯底。可選地，所述空腔的高度為100nm-100um。進(jìn)一步的，所述空腔的高度為1um-2um。可選地，所述空腔的側(cè)壁為(111)晶面。可選地，所述集成電路還包括位于所述第二半導(dǎo)體襯底內(nèi)的淺溝槽隔離，其中，不同的所述晶體管之間由所述淺溝槽隔離所隔離。可選地，所述集成電路還包括設(shè)置于所述晶體管上方的第一體介電層以及位于所述第一體介電層內(nèi)的用于連接所述晶體管的互連線。可選地，所述集成電路為射頻開(kāi)關(guān)器件；或者，所述集成電路為包括射頻開(kāi)關(guān)器件的射頻前端模塊，并且所述晶體管為所述射頻開(kāi)關(guān)器件中的晶體管。本專利技術(shù)實(shí)施例二提供一種集成電路的制造方法，包括：步驟S101：提供包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底之上的絕緣層以及位于所述絕緣層之上的第二半導(dǎo)體襯底的復(fù)合半導(dǎo)體襯底，在所述第二半導(dǎo)體襯底上形成晶體管；步驟S102：通過(guò)刻蝕在所述第一半導(dǎo)體襯底內(nèi)形成位于所述晶體管下方的溝槽，其中所述溝槽的底壁為所述絕緣層或所述第一半導(dǎo)體襯底；步驟S103：在所述第一半導(dǎo)體襯底上接合密封襯底以封閉所述溝槽的開(kāi)口而形成空腔。可選地，在所述步驟S102中，所述刻蝕為干法刻蝕，所采用主刻蝕氣體為含氟氣體。可選地，在所述步驟S102中，所述刻蝕為濕法刻蝕，所采用的刻蝕液為TMAH、KOH、NH3·H2O或HNO3/NH4F。可選地，在所述步驟S102中，所述溝槽的深度為100nm-100um。可選地，在所述步驟S103中，在所述第一半導(dǎo)體襯底上接合密封襯底的方法可以為粘接、焊接或真空吸附。可選地，在所述步驟S101中，還包括形成位于所述晶體管上方的第一體介電層以及位于所述第一體介電層內(nèi)的用于連接所述晶體管的互連線的步驟。可選地，在所述步驟S101與所述步驟S102之間還包括步驟S1012：對(duì)所述第一半導(dǎo)體襯底進(jìn)行減薄處理。可選地，在所述步驟S101與所述步驟S1012之間還包括步驟S10112：在所述第二半導(dǎo)體襯底的形成有所述晶體管的一側(cè)接合承載襯底以支撐所述第一半導(dǎo)體襯底。可選地，在所述步驟S103之后還包括步驟S104：去除所述承載襯底。本專利技術(shù)實(shí)施例三提供一種電子裝置，其特征在于，包括如上所述的集成電路。本專利技術(shù)的集成電路，由于在復(fù)合半導(dǎo)體襯底的第一半導(dǎo)體襯底內(nèi)設(shè)置有位于晶體管下方的空腔，可以隔離晶體管與復(fù)合半導(dǎo)體襯底，因此可以降低晶體管的源極、漏極和柵極以及互連線與復(fù)合半導(dǎo)體襯底之間的寄生耦合作用，減小因基板耦合效應(yīng)產(chǎn)生的寄生電容，提高集成電路的性能。本專利技術(shù)的集成電路的制造方法，用于制造上述集成電路，制得的集成電路同樣具有上述優(yōu)點(diǎn)。本專利技術(shù)的電子裝置，使用了上述集成電路，因而也具有上述優(yōu)點(diǎn)。附圖說(shuō)明本專利技術(shù)的下列附圖在此作為本專利技術(shù)的一部分用于理解本專利技術(shù)。附圖中示出了本專利技術(shù)的實(shí)施例及其描述，用來(lái)解釋本專利技術(shù)的原理。附圖中：圖1為本專利技術(shù)實(shí)施例一的一種集成電路的結(jié)構(gòu)的一種示意性剖視圖；圖2A至2G為本專利技術(shù)實(shí)施例二的一種集成電路的制造方法的相關(guān)步驟形成的圖形的示意性剖視圖；圖3為本專利技術(shù)實(shí)施例二的一種集成電路的制造方法的一種示意性流程圖。具體實(shí)施方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本專利技術(shù)更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本專利技術(shù)可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本專利技術(shù)發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。應(yīng)當(dāng)理解的是，本專利技術(shù)能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本專利技術(shù)的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)印Ｏ喾矗?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本專利技術(shù)教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鞅疚臋n來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種集成電路，其特征在于，包括復(fù)合半導(dǎo)體襯底以及位于所述復(fù)合半導(dǎo)體襯底上的晶體管；所述復(fù)合半導(dǎo)體襯底包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底之上的絕緣層以及位于所述絕緣層之上的第二半導(dǎo)體襯底；所述晶體管形成于所述第二半導(dǎo)體襯底之上，并且，所述晶體管的底部由所述絕緣層所隔離；其中，所述第一半導(dǎo)體襯底內(nèi)設(shè)置有位于所述晶體管下方的空腔，所述空腔的側(cè)壁為所述第一半導(dǎo)體襯底，頂壁為所述絕緣層或所述第一半導(dǎo)體襯底，底壁為接合于所述第一半導(dǎo)體襯底之上的密封襯底。

【技術(shù)特征摘要】
1.一種集成電路，其特征在于，包括復(fù)合半導(dǎo)體襯底以及位于所述復(fù)合半導(dǎo)體襯底上的晶體管；所述復(fù)合半導(dǎo)體襯底包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底之上的絕緣層以及位于所述絕緣層之上的第二半導(dǎo)體襯底；所述晶體管形成于所述第二半導(dǎo)體襯底之上，并且，所述晶體管的底部由所述絕緣層所隔離；其中，所述第一半導(dǎo)體襯底內(nèi)設(shè)置有位于所述晶體管下方的空腔，所述空腔的側(cè)壁為所述第一半導(dǎo)體襯底，頂壁為所述絕緣層或所述第一半導(dǎo)體襯底，底壁為接合于所述第一半導(dǎo)體襯底之上的密封襯底。2.如權(quán)利要求1所述的集成電路，其特征在于，所述空腔的側(cè)壁為弧形。3.如權(quán)利要求1所述的集成電路，其特征在于，所述密封襯底選自硅襯底、玻璃襯底或塑料襯底。4.如權(quán)利要求1所述的集成電路，其特征在于，所述空腔的高度為100nm-100um。5.如權(quán)利要求1所述的集成電路，其特征在于，所述空腔的高度為1um-2um。6.如權(quán)利要求1所述的集成電路，其特征在于，所述空腔的側(cè)壁為(111)晶面。7.如權(quán)利要求1至6任一項(xiàng)所述的集成電路，其特征在于，所述集成電路還包括位于所述第二半導(dǎo)體襯底內(nèi)的淺溝槽隔離，其中，不同的所述晶體管之間由所述淺溝槽隔離所隔離。8.如權(quán)利要求7所述的集成電路，其特征在于，所述集成電路還包括設(shè)置于所述晶體管上方的第一體介電層以及位于所述第一體介電層內(nèi)的用于連接所述晶體管的互連線。9.一種集成電路的制造方法，其特征在于，所述方法包括：步驟S101：提供包括第一半導(dǎo)體襯底、位于所述第一半導(dǎo)體襯底之上的絕緣層以及位于所述絕緣層之上的第二半導(dǎo)體襯底的復(fù)合半導(dǎo)體襯底，在所述第二半導(dǎo)體襯底上形成晶體管；步驟S102：通過(guò)刻蝕在所述第一半導(dǎo)體襯底內(nèi)形成位于所述晶體管下方的溝槽，其中所述溝槽的底...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：洪中山，
申請(qǐng)(專利權(quán))人：中芯國(guó)際集成電路制造上海有限公司，
類型：發(fā)明
國(guó)別省市：上海;31