一種32位CRC計算及EOF極性選擇電路制造技術

本發明專利技術提出了一種32位CRC計算及EOF極性選擇電路，包括輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路和輸出控制電路；輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路依次連接，控制電路分別與輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路連接。本發明專利技術一種32位CRC計算及EOF極性選擇電路，用來支持32位寬度并且不連續傳輸的FC-2幀的CRC計算以及EOF極性的計算。

【技術實現步驟摘要】

本專利技術屬于計算機通信技術，涉及基于FC協議的一種32位CRC計算和EOF極性選擇電路。
技術介紹
根據FC-FS協議規定，FC-FS由相關功能層FC_1，FC_2，FC-3組成。FC-1定義了傳輸協議層，包括串行編碼、解碼和檢錯。光纖通道傳輸信息采用8b/10b編碼方式。傳輸字符的類型包括數據字符和特殊字符。每個數據字符或特殊字符都由兩個列組成，兩個列分別代表不同的傳輸字符，這兩列都對應當前的極性(RD)值，RD是一個帶正負號的二進制數，在有續集開始位置的RD即為頭RD。在上電后，發射機應該把當前RD值初始化為負值。在傳送任何傳輸字符后，發射機應根據傳輸字符的內容和其開頭位置的RD來計算一個新的RD值。FC-2層定義了 FC的傳輸機制。根據FC-FS協議規定，所有的FC-2幀都由I個SOF界定符、6個幀頭、幀有效載荷、CRC值和I個EOF界定符組成。其中，SOF界定符的RD值為負值；CRC值是根據該幀的幀頭、幀有效載荷計算的CRC值；E0F界定符的RD值有正負兩種，發射機發送的第一個EOF界定符的RD值為負值，其余EOF界定符的RD值要進行計算。在FC-2幀傳輸過程中，FC設備有可能會對FC-2幀的內容進行修改。這樣，該FC-2幀的CRC值和EOF界定符的極性值需要重新進行計算。FC-2幀通常以16位寬度進行傳輸，并且連續傳輸；當FC-2幀以32位寬度進行傳輸時，會出現不連續傳輸情況。如何對以32位寬度并且不連續傳輸的FC-2幀的CRC值和EOF極性值進行計算，是當前存在的難題。
技術實現思路
為了解決
技術介紹
中所存在的技術問題，本專利技術提出了一種32位CRC計算及EOF極性選擇電路，用來支持32位寬度并且不連續傳輸的FC-2幀的CRC計算以及EOF極性的計算。本專利技術的技術解決方案是:一種32位CRC計算及EOF極性選擇電路，其特征在于:包括輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路和輸出控制電路；輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路依次連接，控制電路分別與輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路連接。上述輸入寄存器電路包括兩級I位寄存器、兩級4位寄存器、兩級32位寄存器；1位寄存器與CRC預處理電路和輸出控制電路連接；4位寄存器和CRC預處理電路連接；32位寄存器與CRC預處理電路和RDP預處理電路連接。上述CRC預處理電路包括4輸入與門、4輸入或門以及分別與兩者連接的2輸入與門。上述32位RDP預處理電路包括4輸入與門、與4輸入與門連接的32位多選器、與32位多選器連接的32位寄存器和4位寄存器；4位寄存器和32位寄存器連接。上述32位RDP計算電路由依次連接的4個8位RDP計算電路組成；8位RDP計算電路包括2輸入與門、2輸入或門、8個2輸入多選器和2輸入異或門；2輸入與門、2輸入或門、2輸入異或門與2輸入多選器連接。上述輸出控制電路包括2個4輸入與門、I個2輸入與門，依次連接的2個2輸入多選器，2輸入異或門和2個寄存器；2輸入多選器連接4輸入與門和寄存器；2輸入異或門與寄存器連接。上述輸出控制電路包括依次連接的4輸入或門，2輸入多選器和寄存器。本專利技術具有的優點是:I)完全采用數字電路實現，基于ASIC和FPGA均易于實現，易于移植；2)計算速度快，只需3個時鐘周期即可完成CRC和EOF極性的計算；【附圖說明】圖1是本專利技術的電路示意圖；圖2是本專利技術的CRC預處理電路圖；圖3是本專利技術的RDP預處理電路圖；圖4是本專利技術的32位RDP計算電路圖；圖5是本專利技術的8位RDP計算電路圖；圖6是本專利技術的第一種輸出控制電路圖；圖7是本專利技術的第二種輸出控制電路圖；【具體實施方式】本專利技術的技術解決方案是，如圖1所示，采用一種電路，包括輸入寄存器電路1、CRC預處理電路2、32位CRC計算電路3、RDP預處理電路4、32位RDP計算電路5和輸出控制電路6，來實現對不連續傳輸32位寬度的FC-2幀的CRC計算和EOF極性的計算。具體實施例:下面結合附圖及具體實施例對專利技術做進一步的詳細說明。如圖1所示，一種支持32寬度的不連續傳輸的FC-2數據幀的CRC和EOF極性計算電路，包括:I)輸入寄存器電路:如圖1所示，輸入寄存器電路由兩級I位寄存器、兩級4位寄存器、兩級32位寄存器組成，分別對輸入的信號fc2_tx_valid, fc2_tx_risk, fc2_tx_data進行寄存。2 ) CRC預處理電路:如圖2所示，CRC處理電路由4輸入與門(AND)、4輸入或門(OR)、2輸入與門(AND)組成，用來匹配Xilinx公司的32位CRC計算IP核。3 ) 32位CRC計算電路:本電路中的32位CRC計算電路采用Xilinx公司的32位CRC計算IP核，需要2個時鐘周期。4 ) 32位RDP預處理電路:如圖3所示，32位RDP預處理電路由I個4輸入與門(AND)，I個32位多選器(MUX)，I個32位寄存器和I個4位寄存器組成。5 ) 32位RDP計算電路:如圖4所示，32位RDP計算電路由4個8位RDP計算電路組成。6 ) 8位RDP計算電路:如圖5所示，8位RDP計算電路由I個2輸入與門(AND)，I個2輸入或門(0R)，8個2輸入多選器(MUX)和I個2輸入異或門(XOR)組成。7)輸出控制電路:輸出控制電路具體實現方式如圖6和圖7所示。其中，fc2_tx_data_out的第21位輸出控制電路，如圖6所示，由2個4輸入與門(AND), I個2輸入與門(AND)，2個2輸入多選器(MUX)，I個2輸入異或門(XOR)和2個寄存器組成。fc2_tx_data_out的第i位(除第21位的其它位)輸出控制電路，如圖7所示，分別由I個4輸入或門(0R)，1個2輸入多選器(MXU)和I個寄存器組成。fc2_tx_risk_out和fc2_tx_valid_out的輸出控制電路如圖7所示，分別由I個4位寄存器和I個I位寄存器組成。【主權項】1.一種32位CRC計算及EOF極性選擇電路，其特征在于:包括輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路和輸出控制電路；輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路依次連接，輸出控制電路分別與輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路連接。2.根據權利要求1所述的32位CRC計算及EOF極性選擇電路，其特征在于:所述輸入寄存器電路包括兩級I位寄存器、兩級4位寄存器、兩級32位寄存器；1位寄存器與CRC預處理電路和輸出控制電路連接；4位寄存器和CRC預處理電路連接；32位寄存器與CRC預處理電路和RDP預處理電路連接。3.根據權利要求2所述的32位CRC計算及EOF極性選擇電路，其特征在于:所述CRC預處理電路包括4輸入與門、4輸入或門以及分別與兩者連接的2輸入與門。4.根據權利要求3所述的32位CRC計算及EOF極性選擇電路，其特征在于:所述32位RD本文檔來自技高網...

【技術保護點】
一種32位CRC計算及EOF極性選擇電路，其特征在于：包括輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路和輸出控制電路；輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路依次連接，輸出控制電路分別與輸入寄存器電路、CRC預處理電路、32位CRC計算電路、RDP預處理電路、32位RDP計算電路連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李玉發，李大鵬，蒲愷，田園，何向棟，劉陳，
申請(專利權)人：中國航空工業集團公司第六三一研究所，
類型：發明
國別省市：陜西;61