本實用新型專利技術公開了一種邏輯開關，其結構包括開關機按鍵SW1、反相器U1和U4、負載開關U3、邏輯緩沖芯片U2、二極管D1、D2、D3、D4、D5和D6、三極管Q1，其中LDO_3V3通過開關機按鍵SW1與二極管D2連接，連接負載開關U3的第5腳開關信號，通過二極管D4連接SYS_ON_OFF_CTL信號；開關機按鍵SW1經過二極管D1和電阻R3連接反相器的第一腳，輸出端第6腳連接負載開關U3的第4腳，并通過一個100KΩ的電阻連接負載開關的第6腳；開關機按鍵SW1通過1UF的電容接反相器U4的第1腳，輸出端第6腳通過一個1UF的電容接反相器U4的第3腳，反相器輸出端第4腳連接三極管Q1的發射極。
【技術實現步驟摘要】
本技術涉及開關
，具體涉及一種邏輯開關，一種利用邏輯器件進行簡單電源管理并實現系統開、關機和待機功能。
技術介紹
便攜式設備對電源單元要求非常嚴格，以保證整機更低功耗和更長工作時間。因此低功耗的開關機電路設計在電子設備應用中顯得尤為重要。幾種典型的開關機電路包括:1.采用單片機進行開關機控制，但當單片機芯片死機時需采取外部斷電方式實現關機，且在開機狀態下通過外部拔插電源，容易造成系統電源震蕩，而導致系統電路損壞。2.軟開關機電路，但這種開關機電路在關機時仍然給CPU供電，CPU僅處于一種睡眠模式，雖然電路設計簡單，但消耗電池能量。
技術實現思路
本技術要解決的技術問題是:提高電路可靠性，避免采取單片機進行開關機控制時，容易因接觸不良造成后級電路不穩定；系統關閉時，切斷主電源，實現更低的待機功耗、更低的成本。本技術所采用的技術方案為:一種邏輯開關，其結構包括開關機按鍵SW1、反相器Ul和U4、負載開關U3、邏輯緩沖芯片U2、二極管Dl、D2、D3、D4、D5和D6、三極管Q1，其中LDO_3V3通過開關機按鍵SWl與二極管D2連接，連接負載開關U3的第5腳開關信號，通過二極管D4連接SYS_ON_OFF_CTL信號，其中SYS_ON_OFF_CTL信號在開啟時首先要置為高電平，置低關機；開關機按鍵SWl經過二極管Dl和電阻R3連接反相器的第一腳，輸出端第6腳連接負載開關U3的第4腳，并通過一個100K Ω的電阻連接負載開關的第6腳；開關機按鍵SWl通過IUF的電容接反相器U4的第I腳，輸出端第6腳通過一個IUF的電容接反相器U4的第3腳，反相器輸出端第4腳連接三極管Ql的發射極。當外部電源或鋰電池存在的情況下，LDO_3V3 一直存在。按下開關機按鍵SWl，通過二極管Dl、電容Cl和電阻R3構成的復位電路，反相器Ul的第1、2腳輸入為低電平，反相器Ul第4、6腳輸出信號為高電平，邏輯緩沖芯片U2給CPU送開關機請求信號PMIC_ON_OFF_REQ ；負載開關U3的第4腳V_IN_R1和第6腳R1_C1為高電平，第5腳ON_OFF通過二極管Dl為高電平，啟動負載開關，輸出信號MAIN_PWR_ON高電平，啟動電源管理芯片，實現開機。長按開關機按鍵SWl，反相器Ul的第I腳和第3腳輸入為高電平，邏輯緩沖芯片U2輸入為低電平，使開關機請求信號PMIC_ON_OFF_REQ輸出為低，負載開關U2的輸出信號MAIN_PWR_ON置低，切斷電源，實現關機。開機狀態下，按下開關機按鍵SW1，通過三極管Q1，待機信號nONKEY/KEEPACT，輸出低脈沖，送電源管理芯片，切斷CPU電源，實現待機；再次按下開關機按鍵SW1，nONKEY/KEEPACT，輸出高脈沖，實現一鍵喚醒功能。本技術的有益效果為:本技術提高電路可靠性，避免采取單片機進行開關機控制時，容易因接觸不良造成后級電路不穩定；系統關閉時，切斷主電源，實現更低的待機功耗、更低的成本。【附圖說明】圖1為技術電路圖；圖2為反相器波形示意圖。【具體實施方式】下面參照附圖所示，通過【具體實施方式】對本技術進一步說明:實施例1:如圖1所示，一種邏輯開關，其結構包括開關機按鍵SWl、反相器Ul和U4、負載開關U3、邏輯緩沖芯片U2、二極管Dl、D2、D3、D4、D5和D6、三極管Q1，其中LD0_3V3通過開關機按鍵SWl與二極管D2連接，連接負載開關U3的第5腳開關信號，通過二極管D4連接SYS_0N_0FF_CTL信號，其中SYS_0N_0FF_CTL信號在開啟時首先要置為高電平，置低關機；開關機按鍵SWl經過二極管Dl和電阻R3連接反相器的第一腳，輸出端第6腳連接負載開關U3的第4腳，并通過一個100K Ω的電阻連接負載開關的第6腳；開關機按鍵SWl通過IUF的電容接反相器U4的第I腳，輸出端第6腳通過一個IUF的電容接反相器U4的第3腳，反相器輸出端第4腳連接三極管Ql的發射極。當外部電源或鋰電池存在的情況下，LD0_3V3 一直存在。實施例2:在實施例1的基礎上，本實施例按下開關機按鍵SWl，通過二極管Dl、電容Cl和電阻R3構成的復位電路，反相器Ul的第1、2腳輸入為低電平，反相器Ul第4、6腳輸出信號為高電平，邏輯緩沖芯片U2給CPU送開關機請求信號PMIC_0N_0FF_REQ ；負載開關U3的第4腳V_IN_R1和第6腳R1_C1為高電平，第5腳0N_0FF通過二極管Dl為高電平，啟動負載開關，輸出信號MAIN_PWR_ON高電平，啟動電源管理芯片，實現開機。實施例3:在實施例1的基礎上，本實施例長按開關機按鍵SWl，反相器Ul的第I腳和第3腳輸入為高電平，邏輯緩沖芯片U2輸入為低電平，使開關機請求信號PMIC_0N_0FF_REQ輸出為低，負載開關U2的輸出信號MAIN_PWR_ON置低，切斷電源，實現關機。實施例4:在實施例1的基礎上，本實施例在開機狀態下，按下開關機按鍵SW1，反相器U4的第I腳和第4腳輸出端的波形如圖2所示，通過三極管Ql，待機信號nONKEY/KEEPACT，輸出低脈沖，送電源管理芯片，切斷CPU電源，實現待機；再次按下開關機按鍵SW1，nONKEY/KEEPACT，輸出高脈沖，實現一鍵喚醒功能。以上實施方式僅用于說明本技術，而并非對本技術的限制，有關
的普通技術人員，在不脫離本專利技術的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術方案也屬于本專利技術的范疇，本技術的專利保護范圍應由權利要求限定。【主權項】1.一種邏輯開關，其特征在于:其結構包括開關機按鍵SWl、反相器Ul和U4、負載開關U3、邏輯緩沖芯片U2、二極管D1、D2、D3、D4、D5和D6、三極管Q1，其中LD0_3V3通過開關機按鍵SWl與二極管D2連接，連接負載開關U3的第5腳開關信號，通過二極管D4連接SYS_ON_OFF_CTL信號，其中SYS_ON_OFF_CTL信號在開啟時首先要置為高電平，置低關機； 開關機按鍵SWl經過二極管Dl和電阻R3連接反相器的第一腳，輸出端第6腳連接負載開關U3的第4腳，并通過一個10K Ω的電阻連接負載開關的第6腳； 開關機按鍵SWl通過IUF的電容接反相器U4的第I腳，輸出端第6腳通過一個IUF的電容接反相器U4的第3腳，反相器輸出端第4腳連接三極管Ql的發射極。2.根據權利要求1所述的一種邏輯開關，其特征在于:按下開關機按鍵SWl，通過二極管Dl、電容Cl和電阻R3構成的復位電路，反相器Ul的第1、2腳輸入為低電平，反相器Ul第4、6腳輸出信號為高電平，邏輯緩沖芯片U2給CPU送開關機請求信號PMIC_ON_OFF_REQ ； 負載開關U3的第4腳V_IN_R1和第6腳R1_C1為高電平，第5腳ON_OFF通過二極管Dl為高電平，啟動負載開關，輸出信號MAIN_PWR_ON高電平，啟動電源管理芯片，實現開機。3.根據權利要求1所述的一種邏輯開關，其特征在于:長按開關機按鍵SW1，反相器Ul的第I腳和第3腳輸入為高電平，邏輯緩沖芯片U2輸入為低電平，使開關機請求信號PMIC_ON_OFF_REQ輸出為低，負載開關U2的輸出信號本文檔來自技高網...
【技術保護點】
一種邏輯開關，其特征在于：其結構包括開關機按鍵SW1、反相器U1和U4、負載開關U3、邏輯緩沖芯片U2、二極管D1、D2、D3、D4?、D5和D6、三極管Q1，其中LDO_3V3通過開關機按鍵SW1與二極管D2連接，連接負載開關U3的第5腳開關信號，通過二極管D4連接SYS_ON_OFF_CTL信號，其中SYS_ON_OFF_CTL信號在開啟時首先要置為高電平，置低關機；開關機按鍵SW1經過二極管D1和電阻R3連接反相器的第一腳，輸出端第6腳連接負載開關U3的第4腳，并通過一個100KΩ的電阻連接負載開關的第6腳；開關機按鍵SW1通過1UF的電容接反相器U4的第1腳，輸出端第6腳通過一個1UF的電容接反相器U4的第3腳，反相器輸出端第4腳連接三極管Q1的發射極。
【技術特征摘要】
【專利技術屬性】
技術研發人員：王增超，劉澤，李健，
申請(專利權)人：浪潮集團有限公司，
類型：新型
國別省市：山東;37
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。