薄化集成電路裝置與其制作流程制造方法及圖紙

本發明專利技術公開一種薄化集成電路裝置與其制作流程。依據所公開的制作流程，在基板形成硅穿孔，硅穿孔的第一端曝露于基板的第一表面。并于基板的第一表面配置凸塊，使凸塊與硅穿孔電連接。并于凸塊上配置集成電路芯片，集成電路芯片具有第一側與第二側，集成電路芯片的第一側連接于凸塊。并將熱介質層配置于集成電路芯片的第二側。通過熱介質層將導熱蓋的下表面附著于集成電路芯片。并且，以導熱蓋作為載體，通過固定導熱蓋來固定集成電路芯片與基板，以研磨基板相對于第一表面的第二表面，使硅穿孔的第二端暴露于第二表面。

【技術實現步驟摘要】

本專利技術涉及一種薄化集成電路裝置與其制作流程，特別是涉及一種減少元件剝離程序的薄化集成電路裝置制作流程以及此制作流程所制作的薄化集成電路裝置。
技術介紹
集成電路(integrated circuit, IC)現在已經是人類生活中很常見的電子產品的組成元件之一。而提高單位面積/體積內的邏輯閘或電路數量，一直是集成電路工程師所努力的方向。其中，三維集成電路構裝(3D IC integrat1n)相較于一般傳統封裝形式擁有許多優點，例如元件尺寸較小、較少的信號損失與較好的電性性能。晶片薄化是推動三維集成電路整合構裝(3D IC integrat1n)發展的關鍵技術之一，而目前技術可將晶片薄化至100微米以下。一般薄化完成的晶片是將硅穿孔裸露出來并進行后續制作工藝如背面的電路重分布制作工藝等，背面制作工藝完成后會將承載物解除鍵合(剝離)，完成中介層的制作。然而現今晶片薄化方法的缺點在于承載物在解除鍵合時容易損壞且薄化步驟繁復，因此現今的晶片薄化良率不高，而成本很高。
技術實現思路
為解決上述問題，依據本專利技術一實施例所提出的一種薄化集成電路裝置，包含第一基板、至少一個硅穿孔、至少一個第一凸塊、第一集成電路芯片、熱介質層與第一導熱蓋。其中，第一基板包含第一表面與相對于第一表面的第二表面。娃穿孔從第一表面穿透第一基板至第二表面，并且硅穿孔的第一端位于第一表面，硅穿孔的第二端位于第二表面。第一凸塊配置于第一表面且與硅穿孔的第一端電連接。第一集成電路芯片具有第一側與第二偵牝并且以第一側連接于第一凸塊。熱介質層至少配置于第一集成電路芯片的第二側。而第一導熱蓋通過熱介質層被附著于集成電路芯片以作為載體，第一導熱蓋用以冷卻第一集成電路芯片。依據本專利技術一實施例所提出的一種薄化集成電路裝置制作流程，包含于第一基板形成至少一個硅穿孔，硅穿孔的第一端暴露于第一基板的第一表面。并于第一基板的第一表面配置至少一個第一凸塊，使第一凸塊與硅穿孔電連接。并于第一凸塊上配置第一集成電路芯片，第一集成電路芯片具有第一側與第二側，第一集成電路芯片的第一側連接于第一凸塊。并將熱介質層配置于第一集成電路芯片的第二側。通過熱介質層將第一導熱蓋的下表面附著于第一集成電路芯片。并且，以導熱蓋作為載體，通過固定第一導熱蓋來固定第一集成電路芯片與第一基板，以研磨第一基板相對于第一表面的第二表面，使硅穿孔的第二端暴露于第二表面。以上的關于本
技術實現思路
的說明及以下的實施方式的說明是用以示范與解釋本專利技術的精神與原理，并且提供本專利技術的專利申請范圍更進一步的解釋。【附圖說明】圖1為本專利技術一實施例的薄化集成電路裝置部分剖面示意圖；圖2A至圖2H分別為本專利技術一實施例的薄化集成電路裝置制作流程中各步驟的示意圖；圖3A為本專利技術一實施例中導熱蓋未挖設凹槽的俯視示意圖；圖3B為本專利技術一實施例中導熱蓋挖設凹槽的俯視示意圖。圖3C為圖3B的剖面示意圖；圖4為本專利技術另一實施例的薄化集成電路裝置剖面示意圖；圖5A為本專利技術另一實施例的薄化集成電路裝置剖面示意圖；圖5B為本專利技術又一實施例的薄化集成電路裝置剖面示意圖；圖6A為本專利技術再一實施例中的薄化集成電路裝置剖面示意圖；圖6B為本專利技術另一實施例的薄化集成電路裝置剖面示意圖；圖7A為本專利技術再一實施例中的薄化集成電路裝置剖面示意圖；圖7B為本專利技術另一實施例的薄化集成電路裝置剖面示意圖；圖8A為本專利技術一實施例的薄化集成電路裝置制作流程圖；圖SB為本專利技術一實施例中接續于圖8A的薄化集成電路裝置制作流程圖。符號說明10、10a?1g薄化集成電路裝置100第一基板10a第一表面10b第二表面110鈍化層120硅穿孔120a第一端120b第二端130第一凸塊135底膠140第一集成電路芯片140a第一側140b第二側140’第二集成電路芯片150熱介質層160第一導熱蓋160a下表面160b上表面160’第二導熱蓋161、161，導熱板I63、I63’ 支撐體165凹陷平面170第二凸塊180第二基板180a第三表面180b第四表面190第三凸塊【具體實施方式】以下在實施方式中詳細敘述本專利技術的詳細特征以及優點，其內容足以使任何熟悉相關技術者了解本專利技術的
技術實現思路
并據以實施，且根據本說明書所公開的內容、權利要求及附圖，任何熟悉相關技術者可輕易地理解本專利技術。以下的實施例進一步詳細說明本專利技術的觀點，但非以任何觀點限制本專利技術的范疇。本專利技術一實施例中的薄化集成電路裝置，請參照圖1，是本專利技術一實施例的薄化集成電路裝置剖面示意圖。如圖1所示，薄化集成電路裝置10包含第一基板100、鈍化層110、至少一個硅穿孔120、至少一個第一凸塊130、底膠135、第一集成電路芯片140、熱介質層150、第一導熱蓋/第一導熱板160與第二凸塊170。其中第一導熱蓋或第一導熱板依實際狀況使用，以下以第一導熱蓋為例。其中，第一基板100包含第一表面10a與相對于第一表面10a的第二表面100b。娃穿孔120從第一表面10a穿透第一基板100至第二表面100b，并且硅穿孔120的第一端120a位于第一表面100a，硅穿孔120的第二端120b位于第二表面100b。第一凸塊130配置于第一表面10a且與硅穿孔120的第一端120a電連接。第一集成電路芯片140具有第一側140a與第二側140b，并且第一集成電路芯片140以第一側140a連接于第一凸塊130。而底膠135配置于第一基板100與第一集成電路芯片140之間，用來固定第一集成電路芯片140與第一凸塊130。熱介質層150至少配置于第一集成電路芯片140的第二側140b。而第一導熱蓋160通過熱介質層150被附著于第一集成電路芯片140，第一導熱蓋160用以將第一集成電路芯片140所產生的熱能帶走。第一導熱蓋160具有連接于熱介質層150的下表面160a與相對的上表面160b。上表面160b的粗糙度可以小于一個門檻值，以適于與封裝蓋或散熱鰭片貼合。第二凸塊170可以配置于第二表面100b，并且可以與硅穿孔120電連接。鈍化層110設置于第一基板100的第一表面10a上。依據本專利技術一實施例中，關于前述薄化集成電路裝置10的制作流程，請參照圖2A至圖2G，其分別依據本專利技術一實施例的薄化集成電路裝置制作流程中各步驟的示意圖。如圖2A所不，提供一第一基板100，并且在第一基板100的第一表面10a布植一層金屬層，而后鈍化此金屬層以形成鈍化層110。鈍化層110是在之后的程序中準備用來重新配置電連接關系。鈍化金屬層以形成鈍化層110的方法可以用化學藥劑使金屬層鈍化，或是將金屬層連接至一個電極，以電化學的原理使金屬層本身氧化而達到鈍化的效果，從而形成鈍化層 110。如圖2B所示，在第一基板100形成至少一個硅穿孔120，硅穿孔120的第一端120a暴露于第一基板100的第一表面100a。形成硅穿孔120的方法，可以通過機械穿孔、化學穿孔或激光穿孔，在第一基板100的第一表面10a形成穿透鈍化層110與在第一基板100上的凹槽，而后以導電材料如銅、多晶硅、鎢等物質填滿凹槽，從而形成硅穿孔120。于此階段中，硅穿孔120并不需要穿透第一基板100。再如圖2C所示，在第一基板100的第一表面10a配置至少一個第一凸塊130，使第一本文檔來自技高網...

【技術保護點】
一種薄化集成電路裝置，包含：第一基板，包含第一表面與相對的第二表面；至少一硅穿孔，從該第一表面穿透該第一基板至該第二表面，該硅穿孔的一第一端位于該第一表面，該硅穿孔的一第二端位于該第二表面；至少一第一凸塊，配置于該第一表面且與該硅穿孔的該第一端電連接；第一集成電路芯片，具有第一側與第二側，該第一側連接于該第一凸塊；熱介質層，至少配置于該第一集成電路芯片的該第二側；以及第一導熱蓋，作為一載體，通過該熱介質層被附著于該第一集成電路芯片，用以將該第一集成電路芯片產生的熱能帶走。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：吳升財，簡恒杰，劉漢誠，趙玉麟，駱韋仲，
申請(專利權)人：財團法人工業技術研究院，
類型：發明
國別省市：中國臺灣;71