本實用新型專利技術公開了帶有標準SPI總線接口的擴展IO口電路，利用與門和非門形成相關組合邏輯控制串行輸入并行輸出芯片和并行輸入串行輸出芯片，實現帶有標準SPI總線接口的任意多個高低電平輸入和輸出接口。該電路可應用于數字電路設計與相關控制領域，配合市場上絕大多數片上集成SPI總線控制器的MCU設計擴展任意多個IO口電路，同時該電路簡單實用，實現價格成本低。
【技術實現步驟摘要】
本技術涉及數字電路設計與相關控制應用領域，具體涉及一種帶有標準SPI 總線接口的擴展IO口電路。
技術介紹
當前嵌入式系統越來越廣泛地應用于各類機電裝備中，隨著MCU市場的激烈競爭 和日益先進的技術，MCU的功能越來越強大，對于一般的較小系統，MCU憑借其豐富的片上 資源和強大的計算性能，足以完成系統的絕大多數任務。如NXP公司的ARM7和C〇rtex-M3 系列的微控制器，除了通常的片上模塊外，還包含了機電領域所感興趣的PWM模塊、正交 編碼器輸入模塊、比較器模塊、ADC模塊和DAC等模塊，同時還包含有豐富的通信接口，如 UART、SPI、I2C、CAN、EthernetMAC以及USB。這些片上資源大大簡化了系統的設計，降低 產品的成本，并且提高了系統的穩定性。然而，在系統設計時常常遇到的一個問題是MCU的 片上IO口數量不能滿足系統的要求，這時便需要外擴IO口。
技術實現思路
本技術針對MCU片上IO口數量不能滿足系統要求的問題，提出一種帶有標準 SPI總線接口的擴展IO口電路，采用串行輸入并行輸出芯片和并行輸入串行輸出芯片，輔 以組合邏輯電路構成帶有SPI接口的IO擴展電路，實現了擴展IO口的功能 本技術采用的技術方案如下： 一種帶有標準SPI總線接口的擴展IO口電路，所述標準SPI總線包括串行時鐘輸 入線SCK、串行數據輸入線M0SI、串行數據輸出線MISO以及片選線己^所述擴展IO口電 路包括串行輸入并行輸出芯片、并行輸入串行輸出芯片和邏輯電路，其特征在于：所述串行 數據輸出線MISO連接并行輸入串行輸出芯片，所述串行數據輸入線MOSI通過邏輯電路連 接串行輸入并行輸出芯片，所述串行時鐘輸入線SCK和片選線&通過邏輯電路連接串行 輸入并行輸出芯片、并行輸入串行輸出芯片；所述的串行輸入并行輸出芯片和邏輯電路將 串行數據輸入信號線MOSI的串行輸出數據轉化成并行輸出接口對應的高低電平信號；所 述并行輸入串行輸出芯片和邏輯電路將并行輸入接口的高低電平信號轉化成串行數據輸 出信號線MISO對應的串行輸出數據；所述邏輯電路通過片選信號@控制實現在串行時鐘 SCK的上升沿SPI總線輸出數據、下降沿SPI總線采樣數據。 所述并行輸入串行輸出芯片具有8個輸入接口，內置有移位寄存器；所述串行輸 入并行輸出芯片具有8個輸出接口，內置有移位寄存器和存儲寄存器；所述邏輯電路包括 數個非門和兩個與門；串行數據輸出線MISO連接并行輸入串行輸出芯片的串行數據輸出 Qout引腳，串行數據輸入線MOSI通過非門和與門組成的邏輯電路連接串行輸入并行輸出 芯片的串行數據輸入SER引腳，串行時鐘輸入線SCK通過非門和與門組成的邏輯電路連接 串行輸入并行輸出芯片和并行輸入串行輸出芯片的時鐘信號CLK引腳，片選線CS-路直 接連接串行輸入并行輸出芯片的信號鎖存LOCK引腳，一路通過非門后連接并行輸入串行 輸出芯片的信號移位/加載Shift/Load引腳，另一路連接與非門組成的邏輯電路； 所述的SPI總線最大通信速率為25Mbps，所述的擴展IO口電路可擴展8個高低電 平輸入接口和8個高低電平輸出接口。 本技術工作原理如下：在片選信號&為高電平時，并行輸入串行輸出芯片將 并行輸入接口的電平狀態數據裝載進芯片的數據移位寄存器中，同時禁止串行輸入并行輸 出芯片不受串行時鐘信號線SCK和信號線MOSI的影響； 在片選信號斤為低電平時，串行時鐘SCK信號同步該電路的工作時序，串行輸入 并行輸出芯片在SCK信號的上升沿將信號線MOSI的信號數據按位存放在芯片的移位寄存 器，并行輸入串行輸出芯片在SCK信號的下降沿將數據移位寄存器中的數據按位輸出至信 號線MISO; 然后再次控制該電路的片選信號斤為高電平，結束一次SPI總線操作流程，在 斤變為高電平的上升沿時將串行輸入并行輸出芯片的數據移位寄存器中的數據鎖存到數 據存儲器中并使能并行輸出引腳輸出相對應的高低電平信號。 本技術的有益效果： 本技術針對用戶的實際設計需求，使用串行輸入并行輸出芯片和并行輸入串 行輸出芯片在相關組合邏輯的控制下，實現帶有標準SPI總線接口的擴展IO口電路。由于 SPI通信總線的簡單易用特性，當前絕大多數的MCU都集成有片上SPI總線控制器，因此， 該電路可配合市場上絕大多數片上集成SPI總線控制器的MCU設計擴展任意多個IO口電 路，可以很好的應用在系統IO口不足的硬件電路設計中，滿足絕大多數數字設計與應用的 要求，同時該電路的結構設計簡單實用，實現難度較小，且價格成本較低?！靖綀D說明】 圖1為本技術帶有標準SPI總線接口的擴展IO口電路的原理框圖。 圖2為本技術帶有標準SPI總線接口的擴展IO口電路的SPI總線操作時序 圖?！揪唧w實施方式】 參見圖1 一種帶有標準SPI總線接口的擴展IO口電路，所述標準SPI總線包括串 行時鐘輸入線SCK、串行數據輸入線MOSI、串行數據輸出線MISO以及片選線己j，所述擴展 IO口電路包括串行輸入并行輸出芯片、并行輸入串行輸出芯片和邏輯電路，其特征在于： 所述串行數據輸出線MISO連接并行輸入串行輸出芯片，所述串行數據輸入線MOSI通過邏 輯電路連接串行輸入并行輸出芯片，所述串行時鐘輸入線SCK和片選線^通過邏輯電路 連接串行輸入并行輸出芯片、并行輸入串行輸出芯片；所述的串行輸入并行輸出芯片和邏 輯電路將串行數據輸入信號當前第1頁1 2 本文檔來自技高網...
【技術保護點】
一種帶有標準SPI總線接口的擴展IO口電路，所述標準SPI總線包括串行時鐘輸入線SCK、串行數據輸入線MOSI、串行數據輸出線MISO以及片選線所述擴展IO口電路包括串行輸入并行輸出芯片、并行輸入串行輸出芯片和邏輯電路，其特征在于：所述串行數據輸出線MISO連接并行輸入串行輸出芯片，所述串行數據輸入線MOSI通過邏輯電路連接串行輸入并行輸出芯片，所述串行時鐘輸入線SCK和片選線通過邏輯電路連接串行輸入并行輸出芯片、并行輸入串行輸出芯片；所述的串行輸入并行輸出芯片和邏輯電路將串行數據輸入信號線MOSI的串行輸入數據轉化成并行輸出接口對應的高低電平信號；所述并行輸入串行輸出芯片和邏輯電路將并行輸入接口的高低電平信號轉化成串行數據輸出信號線MISO對應的串行輸入數據；所述邏輯電路通過片選信號控制實現在串行時鐘SCK的上升沿SPI總線輸出數據、下降沿SPI總線采樣數據。
【技術特征摘要】
【專利技術屬性】
技術研發人員：田興龍，
申請(專利權)人：安徽白鷺電子科技有限公司，
類型：新型
國別省市：安徽;34
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。