溝槽型功率器件柵氧化層的制備方法技術

本發明專利技術提供一種溝槽型功率器件柵氧化層的制備方法，包括：在半導體襯底上形成氧化鎂層；在氧化鎂層上形成帶有圖案的掩膜；采用所述掩膜對氧化鎂層進行干法刻蝕；去除所述掩膜；以所述氧化鎂層為掩膜，對所述半導體襯底進行干法刻蝕，形成溝槽；去除氧化鎂層；以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對半導體襯底進行退火處理，并通過熱氧化處理，在形成犧牲氧化層；利用酸性溶液，去除犧牲氧化層；以所述混合氣體作為保護氣體，對半導體襯底進行退火處理，并通過熱氧化處理，形成柵氧化層。通過本發明專利技術提供的制備方法，能有效改善溝槽表面形貌，提高后續在所述溝槽表面上形成的柵氧化層的質量，進而提高器件的器件性能和可靠性。

【技術實現步驟摘要】

本專利技術涉及半導體工藝領域，尤其涉及一種。
技術介紹
密集溝槽是溝槽型功率器件常用的結構。制備這些器件需要在溝槽的表面上覆蓋柵氧化層，然后填充導電多晶硅以形成柵極。具體的，現有的一種柵氧化層的制備方法包括:通過在半導體襯底的表面上形成圖案化掩膜，然后根據所述圖案化掩膜，對所述半導體襯底進行刻蝕，形成溝槽，進而在所述溝槽的表面上生長柵氧化層。但是，上述方案通常會對溝槽的內壁造成損傷，形成損傷層，并在溝槽的底部形成突起。而對功率器件而言，損傷層和底部突起則會降低后續在溝槽表面生長的柵氧化層的質量，繼而影響器件的器件性能和可靠性。
技術實現思路
本專利技術提供一種，用于解決基于現有方案生成的柵氧化層質量不高，繼而影響器件性能和可靠性的問題。本專利技術提供一種，包括:在半導體襯底的表面上形成氧化鎂層；在所述氧化鎂層的表面上形成帶有圖案的掩膜；采用所述掩膜對所述氧化鎂層進行干法刻蝕，以露出所述圖案處對應的所述半導體襯底；去除所述掩膜；以所述氧化鎂層為掩膜，對所述半導體襯底進行干法刻蝕，形成溝槽；去除所述氧化鎂層；以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對所述半導體襯底進行退火處理，并通過對所述半導體襯底進行熱氧化處理，在所述半導體襯底和所述溝槽的表面形成犧牲氧化層；利用酸性溶液，去除所述犧牲氧化層；以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對所述半導體襯底進行退火處理，并通過對所述半導體襯底進行熱氧化處理，在所述半導體襯底和所述溝槽的表面形成柵氧化層。本專利技術提供的，采用氧化鎂作為掩膜，對半導體襯底進行刻蝕，形成溝槽，能夠減少刻蝕過程中對溝槽側壁的損傷，并且在制備柵氧化層之前，通過形成和去除質量較好的犧牲氧化層，有效改善溝槽的表面形貌，從而提高后續在所述溝槽表面上形成的柵氧化層的質量，進而提高器件的器件性能和可靠性。【附圖說明】圖1為本專利技術實施例一提供的一種的流程示意圖；圖2-圖9為實施例一執行過程中溝槽型功率器件柵氧化層的剖面示意圖。【具體實施方式】為使本專利技術實施例的目的、技術方案和優點更加清楚，下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述。為了方便說明，放大或者縮小了不同層和區域的尺寸，所以圖中所示大小和比例并不一定代表實際尺寸，也不反映尺寸的比例關系。圖1為本專利技術實施例一提供的一種的流程示意圖，為了對本實施例中的方法進行清楚系統的描述，圖2-圖9為實施例一執行過程中溝槽型功率器件柵氧化層的剖面示意圖，如圖1所示，所述方法包括:101、在半導體襯底的表面上形成氧化鎂層。具體地，執行101之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖2所示，其中，所述半導體襯底用標號11表示，所述氧化鎂層用標號12表示。其中，所述半導體襯底可以為半導體元素，例如單晶硅、多晶硅或非晶結構的硅或硅鍺(SiGe)，也可以為混合的半導體結構，例如碳化硅、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導體或其組合。本實施例在此不對其進行限制。在實際應用中，所述半導體襯底具體還可以為在半導體上生長了一層或多層半導體薄膜的外延片。具體的，所述半導體襯底的類型可以包括N型半導體襯底和P型半導體襯底。其中，所述氧化鎂的厚度可以根據實際工藝需要確定，例如，所述氧化鎂層的厚度可以為0.Ο?μπ??Ιμ??，本實施例在此不對其進行限制。102、在所述氧化鎂層的表面上形成帶有圖案的掩膜。具體地，執行102之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖3所示，其中，所述帶有圖案的掩膜用標號13表示。在實際應用中，可以選用光刻膠，氧化硅或氮化硅等作為刻蝕的掩膜材料，例如，所述帶有圖案的掩膜的材料可以采用光刻膠，本實施例在此不對其進行限制。相應的，所述帶有圖案的掩膜可以為帶有圖案的光刻膠，具體的，形成所述帶有圖案的光刻膠的具體方法可以包括:在所述氧化鎂層的表面上涂覆光刻膠；通過曝光顯影，去除預設區域內的所述光阻膠，以形成所述帶有圖案的光刻膠。103、采用所述掩膜，對所述氧化鎂層進行干法刻蝕，以露出所述圖案處對應的所述半導體襯底。具體地，執行103之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖4所示。其中，所述干法刻蝕的方式可以包括但不限于反應離子刻蝕(Reactive-1onEtching,簡稱 RIE)和感應稱合等離子體刻蝕(Inductively CoupledPlasma，簡稱ICP)。具體的，采用所述掩膜刻蝕掉的氧化鎂層為，所述掩膜沒有覆蓋到的氧化鎂層，則相應的，露出的所述圖案處對應的所述半導體襯底區域，為所述掩膜未覆蓋的區域。104、去除所述掩膜。具體地，執行104之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖5所示。105、以所述氧化鎂層為掩膜，對所述半導體襯底進行干法刻蝕，形成溝槽。具體地，執行105之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖6所示。同樣的，所述干法刻蝕的方式可以包括但不限于反應離子刻蝕(RIE)和感應耦合等離子體刻蝕(ICP)。可以理解，以所述氧化鎂層作為掩膜，通過干法刻蝕形成的溝槽側壁陡直，刻蝕的殘留物較少，因此，能夠減少在刻蝕過程中對溝槽側壁造成的損傷，改善溝槽的表面形貌，從而提高柵氧化層的質量，進而提高器件的器件性能和可靠性。其中，所述溝槽的深度可以根據實際器件結構的需要確定，例如，所述溝槽的深度可以為0.Ιμ???10 μ m，本實施例在此不對其進行限制。106、去除所述氧化鎂層。具體地，執行106之后的所述溝槽型功率器件柵氧化層的剖面示意圖如圖7所示。可以理解，氧化鎂層的制備工藝簡單，并且易于去除，刻蝕選擇比好。具體的，在實際應用中，106具體可以包括:利用鹽酸(HCL )、氯化銨(NH4CL )和過氧化氫(H202 )的混合溶液，去除所述氧化鎂層。107、以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對所述半導體襯底進行退火處理，并通過對所述半導體當前第1頁1 2 本文檔來自技高網...

【技術保護點】
一種溝槽型功率器件柵氧化層的制備方法，其特征在于，包括：在半導體襯底的表面上形成氧化鎂層；在所述氧化鎂層的表面上形成帶有圖案的掩膜；采用所述掩膜對所述氧化鎂層進行干法刻蝕，以露出所述圖案處對應的所述半導體襯底；去除所述掩膜；以所述氧化鎂層為掩膜，對所述半導體襯底進行干法刻蝕，形成溝槽；去除所述氧化鎂層；以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對所述半導體襯底進行退火處理，并通過對所述半導體襯底進行熱氧化處理，在所述半導體襯底和所述溝槽的表面形成犧牲氧化層；利用酸性溶液，去除所述犧牲氧化層；以惰性氣體、氨氣和氫氣的混合氣體作為保護氣體，對所述半導體襯底進行退火處理，并通過對所述半導體襯底進行熱氧化處理，在所述半導體襯底和所述溝槽的表面形成柵氧化層。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李理，馬萬里，趙圣哲，
申請(專利權)人：北大方正集團有限公司，深圳方正微電子有限公司，
類型：發明
國別省市：北京;11