本發明專利技術實施例涉及一種供電設備。該供電設備包括：電源模塊，邏輯器件，PSE芯片模塊，控制信號疊加器以及開關電路；電源模塊的輸出電源告警信號的輸出端與邏輯器件的輸入端相連接；電源模塊具有多個電源，在多個電源中的至少一個故障時向邏輯器件輸出電源告警信號；根據電源告警信號，邏輯器件獲取電源模塊的電源故障情況對應的供電表，供電表中包括PD的通電或者斷電情況，將關于通電或者斷電情況的第一信號發送至控制信號疊加器的第一輸入端；控制信號疊加器根據第一信號與PSE芯片模塊發送的通電或斷電情況的第二信號相疊加，并將疊加結果輸出至開關電路；開關電路根據疊加結果，控制電源模塊對PD的供電。
【技術實現步驟摘要】
本專利技術涉及電路領域，尤其涉及一種。
技術介紹
隨著以太網供電(英文:Power over Ethernet,縮寫:PoE)技術的發展,終端用戶對受電設備(英文:powered device,縮寫:PD)的依賴越來越大。PoE技術包括功率管理的環節。功率管理是指面對電源故障，根據H)的優先等級和功耗，管理H)設備的上電(英文:power on)和下電(英文:power off ),以降低故障影響。一類供電設備(英文:power sourcing equipment,縮寫:PSE)通過軟件實現對F1D的上電和下電。這類供電設備通過寫PSE芯片寄存器的方式，對ro下電，通常PSE芯片只支持內部整合電路(英文:Inter-1ntegrated Circuit,縮寫:IIC)總線，IIC總線速率低，優先級不高，采用這種方式下電，速度慢，執行整個流程花費的時間長。當多個電源中的一部分故障時，由于對部分優先級低的H)控制下電的過程花費的時間，剩余工作電源會因處于過流狀態，進而引起保護，導致本機及所有ro下電。
技術實現思路
本專利技術實施例提供了一種供電設備，解決了部分電源故障可能造成所有ro下電的問題。第一方面，本專利技術實施例提供了一種供電設備，所述設備包括:電源模塊，邏輯器件，PSE芯片模塊，控制信號疊加器以及開關電路；所述電源模塊的輸出電源告警信號的輸出端與所述邏輯器件的輸入端相連接，所述邏輯器件的輸出端和所述控制信號疊加器的第一輸入端相連接，所述PSE芯片模塊和所述控制信號疊加器的第二輸入端相連接，所述控制信號疊加器的輸出端與所述開關電路相連接；所述電源模塊具有多個電源，在所述多個電源中的至少一個故障時向邏輯器件輸出電源告警信號；根據所述電源告警信號，所述邏輯器件獲取所述電源模塊的電源故障情況對應的供電表，所述供電表中包括ro的通電或者斷電情況，將關于所述通電或者斷電情況的第一信號發送至控制信號疊加器的第一輸入端；所述控制信號疊加器根據所述邏輯器件發送的通電或者斷電情況的第一信號與PSE芯片模塊發送的通電或斷電情況的第二信號相疊加，并將疊加結果輸出至開關電路；所述開關電路根據所述疊加結果，控制電源模塊對ro的供電。結合第一方面，在第一方面的第一種可能的實現方式中，所述供電表的數量是多個，每一個所述供電表和所述電源模塊的電源故障情況集合中的一個對應，所述每一個供電表包括多個端口號和所述多個端口號中的每一個端口號對應的ro的通電或者斷電情況。結合第一方面或第一方面的第一種可能的實現方式，在第一方面的第二種可能的實現方式中，所述供電設備還包括處理器，所述供電表，由處理器發送給所述邏輯器件；或者所述供電表由邏輯器件計算生成。結合第一方面或第一方面的第一種可能的實現方式或第一方面的第二種可能的實現方式，在第一方面的第三種可能的實現方式中，所述控制信號疊加器是與門。結合第一方面或第一方面的第一種可能的實現方式或第一方面的第二種可能的實現方式或第一方面的第三種可能的實現方式，在第一方面的第四種可能的實現方式中，所述開關電路是MOSFET，JFET和BJT中的一個或多個。結合第一方面或第一方面的第一種可能的實現方式或第一方面的第二種可能的實現方式或第一方面的第三種可能的實現方式或第一方面的第四種可能的實現方式，在第一方面的第五種可能的實現方式中，所述設備包括多個網口連接器，所述網口連接器的數量和所述邏輯器件的端口數量相同，所述網口連接器的數量和所述開關電路的數量相同，所述網口連接器的數量和所述PSE芯片模塊中所有PSE芯片的輸出端的數量之和相同，所述網口連接器的數量和所述控制信號疊加器的數量相同。第二方面，本專利技術實施例提供了一種供電方法，應用于供電設備，所述供電設備包括:電源模塊，邏輯器件，PSE芯片模塊，控制信號疊加器以及開關電路，所述方法包括:電源模塊的輸出電源告警信號的輸出端與邏輯器件的輸入端相連接，所述邏輯器件的輸出端和控制信號疊加器的第一輸入端相連接，PSE芯片模塊和所述控制信號疊加器的第二輸入端相連接，所述控制信號疊加器的輸出端與所述開關電路相連接；所述電源模塊具有多個電源，在所述多個電源中的至少一個故障時向邏輯器件輸出電源告警信號；根據所述電源告警信號，所述邏輯器件獲取所述電源模塊的電源故障情況對應的供電表，所述供電表中包括ro的通電或者斷電情況，將關于所述通電或者斷電情況的第一信號發送至控制信號疊加器的第一輸入端；所述控制信號疊加器根據所述邏輯器件發送的通電或者斷電情況的第一信號與PSE芯片模塊發送的通電或斷電情況的第二信號相疊加，并將疊加結果輸出至開關電路；所述開關電路根據所述疊加結果，控制電源模塊對ro的供電。結合第二方面，在第二方面的第一種可能的實現方式中，所述供電設備還包括處理器，所述方法還包括:處理器獲取PoE電源功率及H)功率，根據每一種所述電源故障情況對應的PoE電源功率以及ro的功率和各ro優先級，確定每一種所述電源故障情況對應的ro的通電或者斷電情況，并生成多張供電表，處理器將所述多張供電表發送給邏輯器件；或者處理器根據各ro優先級和各ro與各端口的對應關系得到各端口的優先級，將每一種所述電源故障情況對應的PoE電源功率、PD的功率、端口號及各端口的優先級發送給邏輯器件，邏輯器件根據所述每一種所述電源故障情況對應的PoE電源功率、ro的功率、端口號及各端口的優先級確定每一種所述電源故障情況對應的ro的通電或者斷電情況，并生成多張供電表。結合第二方面的第一種可能的實現方式，在第二方面的第二種可能的實現方式中，所述處理器獲取PoE電源功率具體包括:處理器通過發送查詢指令給電源模塊中的各個電源獲取PoE電源功率，或者處理器讀取NVM中預設的PoE電源功率。結合第二方面的第一種可能的實現方式，在第二方面的第三種可能的實現方式中，所述處理器獲取端口號及端口優先級具體包括:用戶預先配置好端口優先級，將所述優先級存儲于供電設備中，處理器通過邏輯器件在布局時的走線和邏輯代碼來實現端口號識別；以及用戶將ro的優先級信息存儲在ro中，ro與pse通訊時，pse獲取到所述ro內存儲的優先級。因此，通過本專利技術實施例提供的，當PSE設備的系統電源功率不足時，對優先級高的ro設備保證優先供電，按照優先級的從低到高，對ro下電。一方面避免pse的部分電源故障導致全網下電，另一方面，當系統只能滿足部分ro的功率要求時，保證優先級高的ro的供電需求。【附圖說明】圖1為本專利技術實施例提供的供電設備結構圖；圖2為本專利技術圖1所示實施例的一種實現；圖3a為本專利技術實施例提供的電源X和電源Y正常時的供電表；圖3b為本專利技術實施例提供的電源X正常、電源Y故障時的供電表；圖3c為本專利技術實施例提供的電源X故障、電源Y正常時的供電表；【具體實施方式】為了使本專利技術的目的、技術方案和優點更加清楚，下面將結合附圖對本專利技術作進一步地詳細描述，顯然，所描述的實施例僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施例，都屬于本專利技術保護的范圍。下面以圖1為例詳細說明本專利技術實施例提供的供電設備，圖1為本專利技術實施例提供的供電設備的結構圖。如圖1所示，該供電設備包括供本文檔來自技高網...
【技術保護點】
一種供電設備，其特征在于，所述設備包括：電源模塊，邏輯器件，PSE芯片模塊，控制信號疊加器以及開關電路；所述電源模塊的輸出電源告警信號的輸出端與所述邏輯器件的輸入端相連接，所述邏輯器件的輸出端和所述控制信號疊加器的第一輸入端相連接，所述PSE芯片模塊和所述控制信號疊加器的第二輸入端相連接，所述控制信號疊加器的輸出端與所述開關電路相連接；所述電源模塊具有多個電源，在所述多個電源中的至少一個故障時向邏輯器件輸出電源告警信號；根據所述電源告警信號，所述邏輯器件獲取所述電源模塊的電源故障情況對應的供電表，所述供電表中包括受電設備PD的通電或者斷電情況，將關于所述通電或者斷電情況的第一信號發送至控制信號疊加器的第一輸入端；所述控制信號疊加器根據所述邏輯器件發送的通電或者斷電情況的第一信號與PSE芯片模塊發送的通電或斷電情況的第二信號相疊加，并將疊加結果輸出至開關電路；所述開關電路根據所述疊加結果，控制電源模塊對PD的供電。
【技術特征摘要】
【專利技術屬性】
技術研發人員：馬朝陽，
申請(專利權)人：華為技術有限公司，
類型：發明
國別省市：廣東;44
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。