局域網控制器IP核制造技術

本實用新型專利技術公開一種局域網控制器IP核，包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊；寄存器模塊與CPU連接，用于根據CPU的指令控制所述位定時邏輯模塊及位流處理器模塊的工作；以及將時間信息及狀態信息上傳至CPU；位定時邏輯模塊用于接收總線輸入信號及進行解析及仲裁處理以產生位定時信息，并下傳至位流處理器模塊以及將時間信息上傳至寄存器模塊；位流處理器模塊用于接收位定時信息及進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的位定時信息發送至總線，以及將狀態信息上傳至寄存器模塊。本實用新型專利技術能實現場總線協議的物理層和數據鏈路層功能。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種局域網控制器IP核。
技術介紹
隨著工業控制與電子信息技術的發展，越來越多的系統需要一個依托現場總線的集散控制模式，由中央工控機采集并處理現場各傳感節點回饋的數據，現場節點功能固化。這就需要有一個分布式控制系統，適應系統向智能化、網絡化、分散化發展的趨勢。局域網控制器IP核正是為了解決這個問題而開發的。
技術實現思路
本技術目的在于提供一種局域網控制器IP核。上述目的通過以下技術方案實現:一種局域網控制器IP核，其特征在于，包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊；所述寄存器模塊與CPU連接，用于根據CPU的指令控制所述位定時邏輯模塊及位流處理器模塊的工作；以及將所述位定時邏輯模塊上傳的時間信息及所述位流處理器模塊上傳的狀態信息上傳至CPU ;所述位定時邏輯模塊用于接收總線輸入信號及對所述總線輸入信號進行解析及仲裁處理以產生位定時信息，并將所述位定時信息下傳至所述位流處理器模塊以及將所述時間信息上傳至所述寄存器模塊；所述位流處理器模塊用于接收所述位定時邏輯模塊下傳的位定時信息及將所述位定時信息進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的所述位定時信息發送至所述總線，以及將所述狀態信息上傳至所述寄存器模塊。作為具體的技術方案，所述位定時信息包括采樣點、采樣位、發送點和同步信號。作為具體的技術方案，所述局域網控制器IP核采用型號為EP3C40FC484的FPGA芯片。本技術提供的局域網控制器IP核的有益效果在于:由于具有寄存器模塊、位定時邏輯模塊和位流處理器模塊，能實現場總線協議的物理層和數據鏈路層功能，可完成對通信數據的成幀處理，包括位填充，數據塊編碼，循環冗余檢驗，優先級判別等項工作。【附圖說明】圖1為本技術實施例提供的局域網控制器IP核的內部結構框圖?！揪唧w實施方式】如圖1所示，本實施例提供的局域網控制器IP核包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊。寄存器模塊與CPU連接，用于根據CPU的指令控制位定時邏輯模塊及位流處理器模塊的工作；以及將位定時邏輯模塊上傳的時間信息及位流處理器模塊上傳的狀態信息上傳至CPU。位定時邏輯模塊用于接收總線輸入信號及對總線輸入信號進行解析及仲裁處理以產生采樣點、采樣位、發送點和同步信號等位定時信息，并將采樣點、采樣位、發送點和同步信號等位定時信息下傳至位流處理器模塊以及將時間信息上傳至寄存器模塊。位流處理器模塊用于接收位定時邏輯模塊下傳的采樣點、采樣位、發送點和同步信號等位定時信息及將采樣點、采樣位、發送點和同步信號等位定時信息進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的采樣點、采樣位、發送點和同步信號等位定時信息發送至總線，以及將狀態信息上傳至寄存器模塊。本實施例提供的局域網控制器IP核采用型號為EP3C40FC484的FPGA芯片。本技術不局限于上述實施例，基于上述實施例的、未做出創造性勞動的簡單替換，應當屬于本技術揭露的范圍?！局鳈囗棥?.一種局域網控制器IP核，其特征在于:包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊； 所述寄存器模塊與CPU連接，用于根據CPU的指令控制所述位定時邏輯模塊及位流處理器模塊的工作；以及將所述位定時邏輯模塊上傳的時間信息及所述位流處理器模塊上傳的狀態信息上傳至CPU ; 所述位定時邏輯模塊用于接收總線輸入信號及對所述總線輸入信號進行解析及仲裁處理以產生位定時信息，并將所述位定時信息下傳至所述位流處理器模塊以及將所述時間信息上傳至所述寄存器模塊； 所述位流處理器模塊用于接收所述位定時邏輯模塊下傳的位定時信息及將所述位定時信息進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的所述位定時信息發送至所述總線，以及將所述狀態信息上傳至所述寄存器模塊。2.如權利要求1所述的局域網控制器IP核，其特征在于:所述位定時信息包括采樣點、采樣位、發送點和同步信號。3.如權利要求1或2所述的局域網控制器IP核，其特征在于:所述局域網控制器IP核采用型號為EP3C40-FC484的FPGA芯片?！緦＠勘炯夹g公開一種局域網控制器IP核，包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊；寄存器模塊與CPU連接，用于根據CPU的指令控制所述位定時邏輯模塊及位流處理器模塊的工作；以及將時間信息及狀態信息上傳至CPU；位定時邏輯模塊用于接收總線輸入信號及進行解析及仲裁處理以產生位定時信息，并下傳至位流處理器模塊以及將時間信息上傳至寄存器模塊；位流處理器模塊用于接收位定時信息及進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的位定時信息發送至總線，以及將狀態信息上傳至寄存器模塊。本技術能實現場總線協議的物理層和數據鏈路層功能?！綢PC分類】H04L12-02, H04L12-28【公開號】CN204597991【申請號】CN201420867771【專利技術人】唐芳福, 蔣曉華, 張志國 【申請人】珠海歐比特控制工程股份有限公司【公開日】2015年8月26日【申請日】2014年12月30日本文檔來自技高網...

【技術保護點】
一種局域網控制器IP核，其特征在于：包括相互連接的寄存器模塊、位定時邏輯模塊及位流處理器模塊；所述寄存器模塊與CPU連接，用于根據CPU的指令控制所述位定時邏輯模塊及位流處理器模塊的工作；以及將所述位定時邏輯模塊上傳的時間信息及所述位流處理器模塊上傳的狀態信息上傳至CPU；所述位定時邏輯模塊用于接收總線輸入信號及對所述總線輸入信號進行解析及仲裁處理以產生位定時信息，并將所述位定時信息下傳至所述位流處理器模塊以及將所述時間信息上傳至所述寄存器模塊；所述位流處理器模塊用于接收所述位定時邏輯模塊下傳的位定時信息及將所述位定時信息進行錯誤檢測、仲裁、填充和錯誤處理，并將經處理的所述位定時信息發送至所述總線，以及將所述狀態信息上傳至所述寄存器模塊。

【技術特征摘要】

【專利技術屬性】
技術研發人員：唐芳福，蔣曉華，張志國，
申請(專利權)人：珠海歐比特控制工程股份有限公司，
類型：新型
國別省市：廣東;44