一種用于升壓架構的基極電壓控制電路制造技術

本發明專利技術涉及一種用于升壓架構的基極電壓控制電路，所述升壓架構包括一功率PMOS管，其具有連接至電壓輸入端的第一極以及連接至電壓輸出端的第二極，所述電路包括：電壓比較器，其正輸入端與所述功率PMOS管的第一極連接，其負輸入端與所述功率PMOS管的第二極連接；第一電平轉換器；第二電平轉換器；以及第一至第六PMOS管。本發明專利技術通過采用電壓比較器判斷升壓架構中的功率PMOS管第一極和第二極的電位高低，并通過第一、第二電平轉換器相應地控制第一至第六MOS管的開關狀態，從而控制功率PMOS管的基極電位，通過使其在輸入電壓的不同狀態下，選擇性地與功率PMOS管的第一極或第二極同電位，進而控制功率PMOS管的第一極和第二極之間的寄生二極管的方向，以輸出零電位。

【技術實現步驟摘要】

本專利技術涉及一種應用在低電壓和高速電路的控制架構，尤其涉及一種用于升壓架構的基極電壓控制電路。
技術介紹
目前，由于不管是NMOS管還是PMOS管，其本身都具有結構性的寄生PN結，例如:PMOS管的基極和源極接同電位時，從其漏極至源極會有一個寄生的PN結；又例如:NM0S管的基極和源極接同電位時，從其源極至漏極會有一個寄生的PN結。因此，在一些充電(charger)或升壓(boost)系統中，由于boost架構的天生條件，在通電瞬間(即輸入電壓Vin開始輸入時)，即有電壓輸出，即，輸出電壓Vout在系統上電但并未正式啟動時無法完全達到零電位，因此在此類系統的應用上需要具有“真正關斷”的功能。例如，在圖1所示的異步boost架構中，當輸入電壓Vin開始不為0，而系統并未啟動(即，使能信號Chip Enable = 0V)時，輸出電壓Vout就會達到一個Vin_d1de的電位(其中，d1de表示二極管I’的分壓)，而無法實現Vout = 0V，S卩，上電時，無法實現輸出電壓的真正關斷，因此，該架構會造成一些系統的不方便且不能使用。又如，在圖2所示的同步boost架構中，PMOS管2’的寄生二極管3’的導通方向也是從電壓輸入端至電壓輸出端，因此，當輸入電壓Vin開始不為0，而系統并未啟動時，輸出電壓Vout同樣無法達到零電位。上述情況可由圖3的上電時序圖清楚表示。因為，為了解決上述問題，即，使booSt架構在上電時的輸出為零，現有技術中通常采用的是增設一個PMOS管來達到此效果。例如圖4所示，在該同步boost架構的Vout端與Lx端之間增設有一個帶有逆向的寄生二極管5’的PMOS管4’，從而使得輸出電壓Vout在輸入電壓Vin開始不為O時不會馬上有電位。然而，由于整個架構多設了一個PMOS管，而且該PMOS管又位于主要的大電流路徑，因此，其晶片尺寸必須很大才能使其導通電阻Rds(on)很小，由此增加了相關的架構開發成本。
技術實現思路
為了解決上述現有技術存在的問題，本專利技術旨在提供一種用于升壓架構的基極電壓控制電路，以使得升壓架構在開始通電時能夠實現完全零電位輸出，從而達到使其省電高效，并且節省開發成本的目的。本專利技術所述的一種用于升壓架構的基極電壓控制電路，所述升壓架構包括一功率PMOS管，其具有連接至電壓輸入端的第一極以及連接至電壓輸出端的第二極，所述電路包括:電壓比較器，其正輸入端與所述功率PMOS管的第一極連接，其負輸入端與所述功率PMOS管的第二極連接；第一電平轉換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；第二電平轉換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；第一 PMOS管，其柵極與所述第一電平轉換器的第一輸出端連接，其源極連接至所述電壓輸出端； 第二 PMOS管，其柵極和漏極分別與所述第一 PMOS管的柵極和漏極連接，其源極接地；第三PMOS管，其柵極與所述第一電平轉換器的第二輸出端連接，其漏極連接至所述電壓輸入端，其源極與所述第二 PMOS管的源極相連至所述功率PMOS管的基極；第四PMOS管，其柵極與所述第二電平轉換器的第二輸出端連接，其源極與所述第一 PMOS管的源極連接；第五PMOS管，其柵極和漏極分別與所述第四PMOS管的柵極和漏極連接，其源極接地；以及第六PMOS管，其柵極與所述第二電平轉換器的第一輸出端連接，其漏極與所述第三PMOS管的漏極連接，其源極與所述第五PMOS管的源極連接。在上述的用于升壓架構的基極電壓控制電路中，所述電路還包括串聯連接在所述功率PMOS管的第一極與地之間的第一電阻和第二電阻以及串聯連接在所述功率PMOS管的第二極與地之間的第三電阻和第四電阻，所述電壓比較器的正輸入端連接至所述第一電阻和第二電阻之間，其負輸入端連接至所述第三電阻和第四電阻之間。在上述的用于升壓架構的基極電壓控制電路中，所述電路還包括連接在所述第二PMOS管與地之間的第一電容，以及連接在所述第五PMOS管與地之間的第二電容。由于采用了上述的技術解決方案，本專利技術通過采用電壓比較器判斷升壓架構中的功率PMOS管第一極和第二極的電位高低，并通過第一、第二電平轉換器相應地控制第一至第六MOS管的開關狀態，從而控制功率PMOS管的基極電位，通過使其在輸入電壓的不同狀態下，選擇性地與功率PMOS管的第一極或第二極同電位，進而控制功率PMOS管的第一極和第二極之間的寄生二極管的方向，以使得升壓架構的輸出電壓在其輸入電壓開始不為O時不會馬上有電位，即實現“真正關斷”的功能。由于本專利技術無需在升壓架構中增設其他功率器件，因此，簡化了升壓架構的電路設計，縮小了芯片尺寸，節省了開發成本。【附圖說明】圖1是現有技術中異步boost架構的示意圖；圖2是現有技術中同步boost架構的示意圖；圖3是現有技術中boost架構的上電時序圖；圖4是現有技術中改進的boost架構的示意圖；圖5是采用本專利技術的升壓架構的示意圖；圖6是本專利技術一種用于升壓架構的基極電壓控制電路的原理圖；圖7是采用本專利技術的升壓架構的上電時序圖。【具體實施方式】下面結合附圖，給出本專利技術的較佳實施例，并予以詳細描述。如圖5、6所示，本專利技術，即一種用于升壓架構的基極電壓控制電路200，其中，升壓架構包括功率PMOS管100，其具有連接至電壓輸入端Vin的第一極Va以及連接至電壓輸出端Vout的第二極Vb ( S卩，第一極Va的電位等于輸入電壓Vin，第二極Vb的電位等于輸出電壓 Vout)ο本專利技術的電路200具體包括:串聯連接在功率PMOS管100的第一級Va與地之間的第一電阻Rl和第二電阻R2，以及串聯連接在所述功率PMOS管的第二極Vb與地之間的第三電阻R3和第四電阻R4 ；電壓比較器I，其正輸入端連接至第一電阻Rl和第二電阻R2之間，其負輸入端連接至第三電阻R3和第四電阻R4之間；第一電平轉換器2，其輸入端連接至電壓比較器I的輸出端，其第一當前第1頁1 2 本文檔來自技高網...

【技術保護點】
一種用于升壓架構的基極電壓控制電路，所述升壓架構包括一功率PMOS管，其具有連接至電壓輸入端的第一極以及連接至電壓輸出端的第二極，其特征在于，所述電路包括：電壓比較器，其正輸入端與所述功率PMOS管的第一極連接，其負輸入端與所述功率PMOS管的第二極連接；第一電平轉換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；第二電平轉換器，其輸入端連接至所述電壓比較器的輸出端，其第一輸出端的電平與其輸入端的電平一致，其第二輸出端的電平與其輸入端的電平相反；第一PMOS管，其柵極與所述第一電平轉換器的第一輸出端連接，其源極連接至所述電壓輸出端；第二PMOS管，其柵極和漏極分別與所述第一PMOS管的柵極和漏極連接，其源極接地；第三PMOS管，其柵極與所述第一電平轉換器的第二輸出端連接，其漏極連接至所述電壓輸入端，其源極與所述第二PMOS管的源極相連至所述功率PMOS管的基極；第四PMOS管，其柵極與所述第二電平轉換器的第二輸出端連接，其源極與所述第一PMOS管的源極連接；第五PMOS管，其柵極和漏極分別與所述第四PMOS管的柵極和漏極連接，其源極接地；以及第六PMOS管，其柵極與所述第二電平轉換器的第一輸出端連接，其漏極與所述第三PMOS管的漏極連接，其源極與所述第五PMOS管的源極連接。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：羅立權，羅杰，薛經緯，
申請(專利權)人：燦瑞半導體上海有限公司，
類型：發明
國別省市：上海;31