帶隙基準(zhǔn)電壓電路制造技術(shù)

本發(fā)明專利技術(shù)涉及一種帶隙基準(zhǔn)電壓電路。所述帶隙基準(zhǔn)電壓電路中，第一三極管的發(fā)射極和第二三極管的發(fā)射極分別與第一MOS管的漏極相連；第一MOS管的源極接地；第二MOS管的源極接地；第三三極管的發(fā)射極接地，第三三極管的基極、集電極分別與第一電阻的第二端相連；第三電阻的第一端、第三恒流源的輸出端和第二MOS管的漏極相連形成帶隙基準(zhǔn)的電壓的輸出端。本發(fā)明專利技術(shù)的帶隙基準(zhǔn)電壓為負(fù)溫度系數(shù)的基極-發(fā)射極電壓之差與一個正溫度系數(shù)的電壓之和，使帶隙基準(zhǔn)電壓幾乎不受溫度的影響，穩(wěn)定性高。而且本發(fā)明專利技術(shù)省去了運算器放大器，避免了由于運放差分輸入失配而引起的輸入失調(diào)，具有高精度、低功耗、結(jié)構(gòu)簡單、實用性強(qiáng)的特點。

【技術(shù)實現(xiàn)步驟摘要】
帶隙基準(zhǔn)電壓電路
本專利技術(shù)涉及屬于集成電路領(lǐng)域，具體涉及一種帶隙基準(zhǔn)電壓電路。
技術(shù)介紹
帶隙電壓基準(zhǔn)電路廣泛地應(yīng)用于模擬和混合電路中，如A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、電壓調(diào)諧器、電壓表、電流表等測試儀器以及偏置電路等等。帶隙基準(zhǔn)電壓電路通常為其他模塊提供高精度、低溫度系數(shù)的電壓或電流，其性能直接或間接決定了整個集成電路系統(tǒng)的性能指標(biāo)。帶隙基準(zhǔn)電壓電路的基本原理是將一個具有負(fù)溫度系數(shù)的電壓與一個具有正溫度系數(shù)的電壓以合適的權(quán)重相加，從而得到一個零溫度系數(shù)的電壓。圖1是一種傳統(tǒng)的電壓求和產(chǎn)生帶隙基準(zhǔn)的結(jié)構(gòu)框圖。三級管的基極與發(fā)射極的電壓之差Vbe具有負(fù)的溫度系數(shù)，其與溫度相關(guān)的表達(dá)式如下：其中Vg0為絕對溫度為OK時的帶隙基準(zhǔn)電壓；Vbe0為當(dāng)溫度為T0、集電極電流為IC0時基極與發(fā)射極之間的電壓；n為三極管的結(jié)構(gòu)參數(shù)；k為玻爾茲曼常數(shù)；q為電子的電荷量；圖2為現(xiàn)有技術(shù)中帶隙基準(zhǔn)電壓電路的一種實現(xiàn)方式。它包括一個運算放大器A0，兩個電阻R1和R2，三個PNP三極管和三個PMOS晶體管，由PMOS管M1和M2實現(xiàn)的電流鏡與運放A0構(gòu)成負(fù)反饋環(huán)路，從而使節(jié)點A與節(jié)點B的電壓相等。三極管Q1基極與發(fā)射極電壓之差Vbe1，三極管Q2基極與發(fā)射極電壓之差Vge2。在相同的電流下，由于三極管Q1和Q2的并聯(lián)的個數(shù)的不同，導(dǎo)致Q1和Q2的電流密度不同，從而使電阻R1上的壓降即為Vbe1和Vbe2之差ΔVbe，ΔVbe與絕對溫度成正比，其表達(dá)式如下：其中為三極管Q1和單個三極管Q2的電流密度比，IC1和IC2′分別為流過Q1和單個三極管Q2的電流，N為并聯(lián)的三極管Q2的個數(shù)；因此流過電阻R1電流IC2是一個與絕對溫度成正比的電流。電流IC3與電流IC1、IC2存在鏡像關(guān)系，三者相等。最終電流IC3通過電阻R2產(chǎn)生一個正溫電壓與負(fù)溫電壓Vbe3求和產(chǎn)生基準(zhǔn)電壓VREF：由式(3)可以看出，通過合理選擇R2與R1的比值和N的值，即可得到較小溫度系數(shù)的基準(zhǔn)電壓。然而現(xiàn)有的這種帶隙基準(zhǔn)電壓電路產(chǎn)生基準(zhǔn)電壓的方式一些不足：①電路中需要一個差分運放，其存在輸入失調(diào)VOS，會影響基準(zhǔn)電壓的溫度系數(shù)，而且這增加了電路設(shè)計的難度以及電路的功耗；②只能實現(xiàn)一階的溫度，無法實現(xiàn)高階補(bǔ)償。
技術(shù)實現(xiàn)思路
本專利技術(shù)要解決的技術(shù)問題是：為了解決現(xiàn)有帶隙基準(zhǔn)電壓電路結(jié)構(gòu)復(fù)雜、設(shè)計難度大、功耗大等缺點，本專利技術(shù)提供一種電路結(jié)構(gòu)簡單、低功耗、高精度的帶隙基準(zhǔn)電壓電路。本專利技術(shù)解決其技術(shù)問題所采用的技術(shù)方案是：一種帶隙基準(zhǔn)電壓電路，包括第一恒流源、第二恒流源、第三恒流源、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第三恒流源的輸入端分別與電源端VDD連接；第一恒流源的輸出端分別與第一三極管的集電極和第一MOS管的柵極連接；第二恒流源的輸出端分別與第二三極管的集電極和第二MOS管的柵極連接；第一三極管的發(fā)射極和第二三極管的發(fā)射極分別與第一MOS管的漏極相連；第一MOS管的源極接地；第二MOS管的源極接地；第三三極管的發(fā)射極接地，第三三極管的基極、集電極分別與第一電阻的第二端相連；第一電阻的第一端、第二電阻的第二端和第二三極管的基極相連；第二電阻的第一端、第三電阻的第二端和第一三極管的基極相連；第三電阻的第一端、第三恒流源的輸出端和第二MOS管的漏極相連形成帶隙基準(zhǔn)的電壓的輸出端。具體的，所述第一三極管、第二三極管和第三三極管均為NPN型三極管。具體的，所述第二三極管具有若干個，所述若干個第二三極管相互并聯(lián)，所述若干個第二三極管的基極均連接在第二電阻和第三電阻的連接處，所述若干個第二三極管的集電極均連接在第二恒流源的輸出端，所述若干個第二三極管的發(fā)射極均連接在第一MOS管的漏極。進(jìn)一步優(yōu)選的，所述帶隙基準(zhǔn)電壓電路還包括第四電阻、第五電阻、第六電阻和第四三極管；其中，所述第四電阻的第一端連接在所述帶隙基準(zhǔn)的電壓的輸出端，所述第四電阻的第二端連接在第三電阻的第一端；所述第四三極管的集電極與第四電阻的第一端相連，第四三極管的發(fā)射極與第五電阻的第一端相連，第四三極管的基極與第四電阻的第二端相連；所述第六電阻插入在第二三極管和第一MOS管之間，第六電阻的第一端與第二三極管的發(fā)射極相連，第六電阻的第二端與第一MOS管的漏極相連；第五電阻的第二端與第二三極管的發(fā)射極相連。具體的，所述第四三極管在溫度為300K時處于截至狀態(tài)。具體的，所述第四三極管為NPN型三極管。本專利技術(shù)的有益效果是，本專利技術(shù)采用恒流源、三極管、MOS管以及電阻組成非常簡單的電路結(jié)構(gòu)，得到了帶隙基準(zhǔn)電壓。利用流過第一三極管和第二三極管的電流密度不同，使第一三極管基極-發(fā)射極電壓和第二三極管基極-發(fā)射極電壓之差為第二電阻的電壓，不僅實現(xiàn)產(chǎn)生正溫電流功能，而且還用作負(fù)反饋環(huán)路的檢測輸入端，從而獲得的帶隙基準(zhǔn)電壓為負(fù)溫度系數(shù)的基極-發(fā)射極電壓之差與一個正溫度系數(shù)的電壓之和，使帶隙基準(zhǔn)電壓幾乎不受溫度的影響，穩(wěn)定性高。而且本專利技術(shù)省去了運算器放大器，避免了由于運放差分輸入失配而引起的輸入失調(diào)，具有高精度、低功耗、結(jié)構(gòu)簡單、實用性強(qiáng)的特點。附圖說明下面結(jié)合附圖和實施例對本專利技術(shù)進(jìn)一步說明。圖1是一種傳統(tǒng)的電壓求和產(chǎn)生帶隙基準(zhǔn)的結(jié)構(gòu)框圖；圖2是現(xiàn)有技術(shù)中的一種帶隙基準(zhǔn)電壓電路的原理圖；圖3是本專利技術(shù)實施例一的帶隙基準(zhǔn)電壓電路的原理圖；圖4是本專利技術(shù)實施例二的帶隙基準(zhǔn)電壓電路的原理圖。具體實施方式現(xiàn)在結(jié)合附圖對本專利技術(shù)作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本專利技術(shù)的基本結(jié)構(gòu)，因此其僅顯示與本專利技術(shù)有關(guān)的構(gòu)成。本專利技術(shù)的實施例一如圖3所示，一種帶隙基準(zhǔn)電壓電路，包括第一恒流源I1、第二恒流源I2、第三恒流源I3、第一三極管Q1、第二三極管Q2、第三三極管Q3、第一電阻R1、第二電阻R2、第三電阻R3、第一NMOS管M1、第二NMOS管M2。所述第一三極管Q1、第二三極管Q2和第三三極管Q3均為NPN型三極管。其中，第一恒流源I1、第二恒流源I2、第三恒流源I3的輸入端分別與電源端VDD連接；第一恒流源I1的輸出端分別與第一三極管Q1的集電極和第一MOS管M1的柵極連接；第二恒流源I2的輸出端分別與第二三極管Q2的集電極和第二MOS管M2的柵極連接；第一三極管Q1的發(fā)射極和第二三極管Q2的發(fā)射極分別與第一MOS管M1的漏極相連；第一MOS管M1的源極接地；第二MOS管M2的源極接地；第三三極管Q3的發(fā)射極接地，第三三極管Q3的基極、集電極分別與第一電阻R1的第二端相連；第一電阻R1的第一端、第二電阻R2的第二端和第二三極管Q2的基極相連；第二電阻R2的第一端、第三電阻R3的第二端和第一三極管Q1的基極相連；第三電阻R3的第一端、第三恒流源I3的輸出端和第二MOS管M2的漏極相連形成帶隙基準(zhǔn)的電壓的輸出端。所述第二三極管Q本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種帶隙基準(zhǔn)電壓電路，其特征是：包括第一恒流源、第二恒流源、第三恒流源、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第三恒流源的輸入端分別與電源端VDD連接；第一恒流源的輸出端分別與第一三極管的集電極和第一MOS管的柵極連接；第二恒流源的輸出端分別與第二三極管的集電極和第二MOS管的柵極連接；第一三極管的發(fā)射極和第二三極管的發(fā)射極分別與第一MOS管的漏極相連；第一MOS管的源極接地；第二MOS管的源極接地；第三三極管的發(fā)射極接地，第三三極管的基極、集電極分別與第一電阻的第二端相連；第一電阻的第一端、第二電阻的第二端和第二三極管的基極相連；第二電阻的第一端、第三電阻的第二端和第一三極管的基極相連；第三電阻的第一端、第三恒流源的輸出端和第二MOS管的漏極相連形成帶隙基準(zhǔn)的電壓的輸出端。

【技術(shù)特征摘要】
1.一種帶隙基準(zhǔn)電壓電路，其特征是：包括第一恒流源、第二恒流源、第三恒流源、第一三極管、第二三極管、第三三極管、第一電阻、第二電阻、第三電阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第三恒流源的輸入端分別與電源端VDD連接；第一恒流源的輸出端分別與第一三極管的集電極和第一NMOS管的柵極連接；第二恒流源的輸出端分別與第二三極管的集電極和第二NMOS管的柵極連接；第一三極管的發(fā)射極和第二三極管的發(fā)射極分別與第一NMOS管的漏極相連；第一NMOS管的源極接地；第二NMOS管的源極接地；第三三極管的發(fā)射極接地，第三三極管的基極、集電極分別與第一電阻的第二端相連；第一電阻的第一端、第二電阻的第二端和第二三極管的基極相連；第二電阻的第一端、第三電阻的第二端和第一三極管的基極相連；第三電阻的第一端、第三恒流源的輸出端和第二NMOS管的漏極相連形成帶隙基準(zhǔn)的電壓的輸出端。2.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓電路，其特征是：所述第一三極管、第二三極管和第三三極管均為NPN型三極管。3.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓電路，...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李現(xiàn)坤，潘福躍，肖培磊，宣志斌，湯賽楠，
申請(專利權(quán))人：中國電子科技集團(tuán)公司第五十八研究所，
類型：發(fā)明
國別省市：江蘇;32