半導體裝置以及測量設備制造方法及圖紙

本發明專利技術提供一種使生產效率提高并且使集成電路和引線框的連接變得容易的半導體裝置以及測量設備。該半導體裝置具有：振蕩器，在一個面上具備沿著第一方向隔開規定距離配置的多個外部端子；集成電路，具備沿著矩形的面上的一邊形成有多個第一電極焊盤的第一區域和夾著所述第一區域形成有多個第二電極焊盤的第二區域；以及引線框，以所述外部端子和所述第一電極焊盤及所述第二電極焊盤朝向大致同一方向并且所述第一方向和所述集成電路的一邊大致平行的方式裝載所述振蕩器和所述集成電路，并且，在周圍具備端子。

【技術實現步驟摘要】
半導體裝置以及測量設備本申請是下述申請的分案申請：專利技術名稱：半導體裝置以及測量設備，申請日：2013年4月26日，申請號：201310150076.8。
本專利技術涉及半導體裝置以及測量設備。
技術介紹
近年來，在對累計電量進行測量的電度表等的測量設備中，按時間段來測量累計電量的需要增長。伴隨于此，有以通過在測量設備的內部設置振蕩器和集成電路來構成半導體裝置而能夠測量功率和時間的方式設計的測量設備。此外，有如下電路裝置，即，在引線框的上表面裝載有集成電路（IC芯片），用接合線（bondingwire）將集成電路和引線框連接，并在集成電路的上表面經由各向異性導電性粘接膜裝載有振蕩器（例如，專利文獻1）?？墒牵诩呻娐返纳媳砻嫜b載振蕩器的情況下，需要將形成于集成電路的端子和形成于振蕩器的端子的位置對準，因此存在缺乏通用性的問題。此外，由于進行用接合線將引線框和集成電路連接的工序和經由各向異性導電性粘接膜將集成電路和振蕩器連接的工序，所以生產效率差。專利文獻專利文獻1：日本特開2010–34094號公報。
技術實現思路
本專利技術考慮到上述事實，其目的在于提供一種使生產效率提高且具有通用性的半導體裝置以及測量設備。方案1所述的半導體裝置具有：振蕩器，在一個面上具備沿著第一方向隔開規定距離配置的多個外部端子；集成電路，具備沿著矩形的面上的一邊形成有多個第一電極焊盤的第一區域和夾著所述第一區域形成有多個第二電極焊盤的第二區域；引線框，以所述外部端子和所述第一電極焊盤及所述第二電極焊盤朝向大致同一方向并且所述第一方向和所述集成電路的一邊大致平行的方式裝載所述振蕩器和所述集成電路，并且，在周圍具備端子；第一接合線，連接所述外部端子和所述第一電極焊盤；第二接合線，連接所述引線框的端子和所述第二電極焊盤；以及密封構件，將所述振蕩器、所述集成電路、所述引線框、所述第一接合線、以及所述第二接合線密封。本專利技術由于采用了上述的結構，所以能夠提供一種使生產效率提高且具有通用性的半導體裝置以及測量設備。附圖說明圖1是具備第一實施方式的半導體裝置的電度表的立體圖。圖2是從背面觀察第一實施方式的半導體裝置的部分斷裂圖。圖3是圖2的3–3線剖視圖。圖4是表示第一實施方式的振蕩器的分解立體圖。圖5是用于說明第一實施方式的半導體裝置的LSI的框圖。圖6（a）～（e）是表示在制造第一實施方式的半導體裝置的制造方法中將振蕩器和LSI配置在引線框上并進行引線接合的順序的說明圖。圖7（a）～（d）是表示在制造第一實施方式的半導體裝置的制造方法中用樹脂對引線框、振蕩器和LSI進行密封的順序的說明圖。圖8是表示第一實施方式的半導體裝置的變形例的部分斷裂圖。圖9是表示第一實施方式的第一頻率校正處理的流程的流程圖。圖10是表示第一實施方式的第二頻率校正處理的流程的流程圖。圖11是表示第一實施方式的半導體裝置中的溫度和頻率偏差的關系的圖。圖12是用于說明第二實施方式的半導體裝置的LSI的框圖。圖13：（a）是表示第二實施方式的半導體裝置的振蕩器的時鐘值的一個例子的圖，（b）是表示第二實施方式的半導體裝置的基準信號振蕩器的時鐘值的一個例子的圖。圖14是表示第二實施方式的第一頻率校正處理的流程的流程圖。圖15是表示第二實施方式的頻率誤差導出處理的流程的流程圖。圖16是第二實施方式的頻率誤差導出處理中的時間圖，（a）是表示計數開始時的圖，（b）是表示計數停止時的圖。圖17是表示第二實施方式的第二頻率校正處理的流程的流程圖。圖18是用于說明第二實施方式的半導體裝置的LSI的另一例的框圖。圖19是用于說明第二實施方式的半導體裝置的LSI的另一例的框圖。圖20是從背面觀察第三實施方式的半導體裝置的部分斷裂圖。圖21是圖20的21–21線剖視圖。圖22是從背面觀察第四實施方式的半導體裝置的部分斷裂圖。圖23是用于說明第四實施方式的半導體裝置的引線框的說明圖。圖24是從背面觀察第五實施方式的半導體裝置的部分斷裂圖。圖25是圖24的14–14線剖視圖。圖26（a）～（e）是表示在制造第五實施方式的半導體裝置的制造方法中將振蕩器和LSI配置在引線框上并進行引線接合的順序的說明圖。圖27（a）～（d）是表示在制造第五實施方式的半導體裝置的制造方法中用樹脂對引線框、振蕩器和LSI進行密封的順序的說明圖。圖28是從背面觀察第六實施方式的半導體裝置的部分斷裂圖。圖29是圖28的18–18線剖視圖。圖30是表示在將以往的內置有計時功能的半導體裝置和振蕩器進行連接后的狀態下的一個例子的框圖。圖31是表示在將以往的內置有計時功能的半導體裝置和振蕩器進行連接后的狀態下的一個例子的框圖。圖32是表示以往的進行封裝件化后的一般的半導體裝置的概略剖視圖。具體實施方式（第一實施方式）以下，針對本專利技術的半導體裝置，使用附圖詳細地進行說明。<結構>如圖1所示，具備實施方式1的半導體裝置的電度表10被安裝于在住宅等的外壁100上固定的固定板102的上表面，該電度表10主要由主體部12、覆蓋主體部12的透明蓋14、以及設置在主體部12的下部的連接部16構成。從連接部16的下方連接有電源側布線18和負載側布線20，向電度表10供給電流。主體部12在平面視圖中為矩形形狀的箱體，在主體部12的內部，在基板（未圖示）上安裝有后面敘述的半導體裝置24、以及作為根據從半導體裝置24輸出的信號來測量累計電量的測量單元的電量測量電路22。再有，在圖1中，為了便于說明，夸大地描繪了電量測量電路22和半導體裝置24的大小。在主體部12的正面設置有橫長的液晶顯示器15。在液晶顯示器15顯示有電量測量電路22測量出的每單位時間的使用電量、按時間段使用的累計電量等。再有，雖然本實施方式的電度表10是使用電量測量電路22來作為測量單元的電子式的電度表，但不限于此，例如也可以是使圓盤旋轉來測量電量的感應型的電度表。接著，對本實施方式的半導體裝置24的詳細的結構進行說明。再有，在以下的說明中，將圖2所示的半導體裝置24在平面視圖中的左右方向設為箭頭X方向，將上下方向設為箭頭Y方向，將圖3所示的半導體裝置24的剖視圖中的高度方向設為Z方向來進行說明。如圖2和圖3所示，半導體裝置24的外形形狀在平面視圖中為矩形形狀，構成為包含：成為骨架的引線框（leadframe）26、裝載于引線框26的表面（第一面）的振蕩器28、裝載于引線框26的背面（第二面）的作為集成電路的LSI30、以及成為密封構件的模塑（mold）樹脂32。引線框26是用沖壓（press）機對由銅（Cu）、鐵（Fe）和鎳（Ni）的合金等的金屬構成的平板進行沖裁而形成的板構件，構成為包含：在中央部設置的作為裝載部的下墊板（diepad）26A、在對角線上從下墊板26A向外側延伸的懸吊引線26B、以及在相鄰的懸吊引線26B之間設置的多個引線（端子）38。引線38是朝向下墊板26A的中央部延伸的細長的構件，在下墊板26A的周圍以規定的間隔形成有多個。在本實施方式中，在相鄰的懸吊引線26B之間形成有16根引線38。此外，引線38由位于下墊板26A側的內引線38A和位于半導體裝置24的外周端部側的外引線38B構成，內引線38A以比下墊板26A位于下方的方式被沖壓機壓低，與下墊板本文檔來自技高網...

【技術保護點】
一種半導體裝置，包括：振蕩器，其包括多個第一端子，所述多個第一端子被配置在所述振蕩器的第一面上；集成電路，其包括沿著所述集成電路的第一面上的一側形成有多個第一電極焊盤的第一區域和在所述集成電路的所述第一面上形成有多個第二電極焊盤的第二區域；引線框，其包括多個第二端子，并且，在所述引線框上安裝有所述振蕩器和所述集成電路使得所述第一端子夾在所述第一電極焊盤和所述第二端子之間；第一接合線，其將所述多個第一端子之一連接到所述多個第一電極焊盤之一；以及第二接合線，其將所述引線框的所述多個第二端子之一連接到所述多個第二電極焊盤之一。

【技術特征摘要】
2012.04.27 JP 2012-1041811.一種半導體裝置，包括：振蕩器，其包括多個第一端子，所述多個第一端子被配置在所述振蕩器的第一面上；集成電路，其包括沿著所述集成電路的第一面上的一側形成有多個第一電極焊盤的第一區域和在所述集成電路的所述第一面上形成有多個第二電極焊盤的第二區域；引線框，其包括多個第二端子，并且，在所述引線框上安裝有所述振蕩器和所述集成電路使得所述第一端子夾在所述第一電極焊盤和所述第二端子之間；第一接合線，其將所述多個第一端子之一連接到所述多個第一電極焊盤之一；以及第二接合線，其將所述引線框的所述多個第二端子之一連接到所述多個第二電極焊盤之一，其中，所述第一接合線和所述第二接合線配置3D交叉，使得所述第一接合線跨越所述第二接合線，其中，在所述第一電極焊盤的附近配置有振蕩電路，以包圍所述振蕩電路的方式配置有數字電路部。2.根據權利要求1所述的半導體裝置，其中，所述振蕩器的所述多個第一端子在所述振蕩器的所述第一面上沿著第一方向與彼此隔開特定距離。3.根據權利要求2所述的半導體裝置，其中，所述第一區域在所述第一方向上的寬度比所述多個第一端子之間的特定距離窄。4.根據權利要求2所述的半導體裝置，其中，所述集成電路還包括在所述第一區域和所述第二區域之間的其中未連接所述第一接合線和所述第二接合線的第三區域，并且，該第三區域在...

【專利技術屬性】
技術研發人員：曾根紀久，山田和也，竹井彰啟，吉田裕一，武政憲吾，
申請(專利權)人：拉碧斯半導體株式會社，
類型：發明
國別省市：日本;JP