半導體封裝件及其制法與承載結構制造技術

一種半導體封裝件及其制法與承載結構，該承載結構包括：氧化金屬板，其具有相對的第一表面與第二表面、及連通該第一與第二表面的多個第一穿孔；形成于該第一穿孔中的導電部；以及形成于該氧化金屬板的第一表面上的多個電性接觸墊，且單一該電性接觸墊接觸位于多個該導電部上，使單一該電性接觸墊電性連接多個該導電部，藉由該氧化金屬板取代現有硅中介板，以簡化制程。

【技術實現步驟摘要】

本專利技術涉及一種半導體封裝件，尤指一種提高制作良率的半導體封裝件及其制法。
技術介紹
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前應用于芯片封裝領域的技術，例如芯片尺寸構裝(Chip Scale Package, CSP)、芯片直接貼附封裝(Direct Chip Attached, DCA)或多芯片模塊封裝(Multi — Chip Module, MCM)等覆晶型態的封裝模塊、或將芯片立體堆棧化整合為三維集成電路(3D IC)芯片堆棧技術等。圖1A至圖1C為現有半導體封裝件I的制法的剖面示意圖。如圖1A所示，提供一硅基板10’，且形成多個穿孔10a于該硅基板10’上。如圖1B所示，先形成絕緣材10b于該些穿孔10a中，再填充金屬于該些穿孔10a中，以形成具有導電娃穿孔(Through-siliconvia, TSV) 100的石圭中介板(ThroughSilicon interposer, TSI)10。如圖1C所示,形成一線路重布結構(Redistribut1n layer, RDL) 15于該娃中介板10與該些導電硅穿孔100上。接著，將間距較小的半導體芯片11的電極墊110藉由多個微凸塊(u-bump) 13以覆晶方式電性結合該導電硅穿孔100，再以底膠12包覆該些微凸塊13。之后，形成封裝膠體16于該硅中介板10上，以覆蓋該半導體芯片11。最后，于該線路重布結構15上藉由多個導電組件17電性結合間距較大的封裝基板18的焊墊180，并以底膠12包覆該些導電組件17。若該半導體芯片11直接結合至該封裝基板18上，因該半導體芯片11與封裝基板18兩者的熱膨脹系數(Coefficient of thermal expans1n, CTE)的差異甚大,所以該半導體芯片11外圍的焊錫凸塊不易與該封裝基板18上對應的焊墊180形成良好的接合，致使焊錫凸塊自該封裝基板18上剝離。另一方面，因該半導體芯片11與該封裝基板18之間的熱膨脹系數不匹配(mismatch),其所產生的熱應力(thermal stress)與翅曲(warpage)的現象也日漸嚴重,致使該半導體芯片11與該封裝基板18之間的電性連接可靠度(reliability)下降，且將造成信賴性測試的失敗。因此，藉由半導體基材制作的硅中介板10的設計，其與該半導體芯片11的材質接近，所以可有效避免上述所產生的問題。此外，藉由該硅中介板10的設計，該半導體封裝件I除了避免前述問題外，相較于覆晶式封裝件，其長寬方向的面積可更加縮小。例如，一般覆晶式封裝基板最小的線寬/線距僅能制出12/12μπι，而當半導體芯片的電極墊(1/0)數量增加時，以現有覆晶式封裝基板的線寬/線距并無法再縮小，所以須加大覆晶式封裝基板的面積以提高布線密度，才能接置高1/0數的半導體芯片。反觀圖1的半導體封裝件1，因該硅中介板10可采用半導體制程做出3/3 μ m以下的線寬/線距，所以當該半導體芯片11具高1/0數時，該硅中介板10的長寬方向的面積足以連接高I/o數的半導體芯片11，所以不需增加該封裝基板18的面積，使該半導體芯片11經由該硅中介板10作為一轉接板而電性連接至該封裝基板18上。然而，前述現有半導體封裝件I的制法中，于制作該硅中介板10時，該導電硅穿孔100的制程需于該硅基板10’上挖孔(即經由曝光顯影蝕刻等圖案化制程而形成該些穿孔100a)及金屬填孔，致使該導電硅穿孔100的整體制程占整個該硅中介板10的制作成本達約40?50% (以12寸晶圓為例，不含人工成本)，且制作時間耗時(因前述步驟流程冗長，特別是蝕刻該硅基板10’以形成該些穿孔100a)，以致于最終產品的成本及價格難以降低。因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。
技術實現思路
鑒于上述現有技術的種種缺失，本專利技術的目的為提供一種半導體封裝件及其制法與承載結構，藉由該氧化金屬板取代現有硅中介板，以簡化制程。本專利技術的承載結構包括:氧化金屬板，其具有相對的第一表面與第二表面、及連通該第一與第二表面的多個第一穿孔；多個導電部，各形成于該第一穿孔中；以及多個電性接觸墊，其形成于該氧化金屬板的第一表面上，且各該電性接觸墊接觸并位于多個對應的該導電部上，使各該電性接觸墊電性連接多個對應的該導電部。本專利技術還提供一種半導體封裝件，包括:氧化金屬板，其具有相對的第一表面與第二表面、及連通該第一與第二表面的多個第一穿孔；多個導電部，各形成于該第一穿孔中；多個電性接觸墊，其形成于該氧化金屬板的第一表面上，且各該電性接觸墊接觸并位于多個對應的該導電部上，使各該電性接觸墊電性連接多個對應的該導電部；以及至少一半導體組件，其設于該氧化金屬板的第一表面上，且該半導體組件電性連接各該電性接觸墊。本專利技術還提供一種半導體封裝件的制法，包括:提供一具有相對的第一表面與第二表面的氧化金屬板，且該氧化金屬板還具有連通該第一與第二表面的多個第一穿孔；形成導電材于各該第一穿孔中，以作為導電部；形成多個電性接觸墊于該氧化金屬板的第一表面上，且各該電性接觸墊接觸并位于多個對應的該導電部上，使各該電性接觸墊電性連接多個對應的該導電部；以及設置至少一半導體組件于該氧化金屬板的第一表面上，且該半導體組件電性連接各該電性接觸墊。前述的制法中，該氧化金屬板的制作方式為將金屬板進行氧化還原制程，以于金屬氧化時自然形成的第一穿孔。前述的制法中，于設置半導體組件之后，進行切單制程。前述的半導體封裝件及其制法中，形成封裝材于該氧化金屬板的第一表面上，使該封裝材包覆該半導體組件。前述的半導體封裝件及其制法與承載結構中，該氧化金屬板為氧化鋁板材。前述的半導體封裝件及其制法與承載結構中，該些第一穿孔排列成束狀。前述的半導體封裝件及其制法與承載結構中，該氧化金屬板還具有連通該第一與第二表面的多個第二穿孔。例如，該第二穿孔位于各該電性接觸墊之間，且該些第一與第二穿孔為規則排列。又包括形成于該第二穿孔中的絕緣材。前述的半導體封裝件及其制法與承載結構中，還包括形成于該氧化金屬板的第一表面上的保護層，其外露該電性接觸墊。前述的半導體封裝件及其制法與承載結構中，還包括形成于該氧化金屬板的第二表面上的多個電性連接墊，且各該電性連接墊接觸并位于多個對應的該導電部上，使各該電性連接墊電性連接多個對應的該導電部。由上可知，本專利技術的半導體封裝件及其制法與承載結構，主要藉由該氧化金屬板取代現有硅中介板，因而無需制作導電硅穿孔，所以相較于現有技術，本專利技術不僅能大幅降低該半導體封裝件或該承載結構的制作成本，且能簡化制程，使該半導體封裝件的生產量提聞。【附圖說明】圖1A至圖1C為現有半導體封裝件的制法的剖面示意圖；圖2A至圖2G為本專利技術的半導體封裝件的制法的剖面示意圖；其中，圖2A’及圖2C’(省略保護層)為圖2A及圖2C的平面上視圖，圖2G’及圖2G”為圖2G的不同實施例；以及圖3為接續圖2G的后續制程的首I]面TJK意圖。符號說明[0當前第1頁1 2 3 本文檔來自技高網...

【技術保護點】
一種半導體封裝件，其包括：氧化金屬板，其具有相對的第一表面與第二表面、及連通該第一與第二表面的多個第一穿孔；多個導電部，各形成于該第一穿孔中；多個電性接觸墊，其形成于該氧化金屬板的第一表面上，且各該電性接觸墊接觸并位于多個對應的該導電部上，使各該電性接觸墊電性連接多個對應的該導電部；以及至少一半導體組件，其設于該氧化金屬板的第一表面上，且該半導體組件電性連接各該電性接觸墊。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：陳彥亨，林畯棠，紀杰元，
申請(專利權)人：矽品精密工業股份有限公司，
類型：發明
國別省市：中國臺灣;71