一種實現高電壓集成CMOS器件的器件結構和制備方法技術

本發明專利技術涉及半導體器件制作技術領域，具體涉及一種實現高電壓集成CMOS器件的器件結構和制備方法，本發明專利技術通過深溝槽刻蝕工藝形成一種CMOS器件結構，實現了在先進工藝下無法實現高壓驅動晶體管的難題，利用深溝槽隔離工藝實現立體柵結構晶體管，在先進工藝下增加了晶體管的實際溝道長度和柵絕緣層厚度，從而使晶體管能夠在較高電壓下正常工作，增強其電壓驅動能力。本發明專利技術利用深溝槽隔離工藝實現高壓CMOS器件的方法兼容標準CMOS工藝，工藝步驟簡單，成本較低，面積小，可實現先進CMOS工藝集成高電壓驅動的功能。

【技術實現步驟摘要】

本專利技術涉及半導體器件制作
，具體涉及一種實現CMOS器件集成高電壓驅動的方法。
技術介紹
隨著集成電路持續向高速度、低功耗、低電壓方向的發展，對集成電路的要求越來越高，同時也不斷推動著集成電路工藝技術的迅速發展，目前先進的硅CMOS集成工藝已進入28納米和14納米領域，并逐漸走向10納米等更先進的工藝尺寸。隨著工藝尺寸不斷縮小，柵絕緣層越來越薄，溝道越來越短，電源電壓必須降低，否則晶體管就會因為電壓過大導致擊穿而失效。由于在電壓降低時晶體管的電壓驅動能力也在不斷降低，通常情況下高壓驅動晶體管很難在先進工藝下實現。例如，在40nm和28nm制程下，大多數的I/O均在2.5V或者3.3V電壓下驅動，為了能夠實現5V甚至更高的電壓驅動，就必須額外增加另外一款獨立的芯片，這對SoC(System-On-a-Chip)的趨勢是一個挑戰。因此，如何增加獨立的芯片同時使CMOS晶體管有更高的驅動電壓成為本領域技術人員面臨的一大難題。
技術實現思路
針對上述問題，本專利技術提出一種實現CMOS器件集成高電壓驅動的方法，通過對柵極區進行深溝槽隔離工藝實現CMOS器件的高壓驅動，該技術方案具體為：一種實現高電壓集成CMOS器件的器件結構的制備方法，其中，所述方法包括：于外延層區域形成深溝槽；于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化層；沉積有柵氧化層的深溝槽中填充多晶硅，并同時于CMOS器件上表面的柵氧化層的表面沉積一多晶硅層；平坦化處理所述多晶硅層的上表面；于多晶硅層的平坦化后的上表面附著一多晶硅氧化層；進行源漏區的離子注入，形成源極和漏極；于柵極、源極和漏極形成金屬引腳，形成CMOS器件。上述的實現CMOS器件的方法，其中，于外延層形成深溝槽的方法還包括：旋涂一光刻膠層覆蓋所述襯底的上表面；以圖案化的光刻膠為掩膜，刻蝕形成深溝槽。上述的實現CMOS器件的方法，其中，采用深反應離子刻蝕的方法形成所述深溝槽。上述的實現CMOS器件的方法，其中，所述于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化層的方法還包括：于深溝槽的底部和側壁以及CMOS器件的上表面沉積一犧牲氧化層；去除所述犧牲氧化層；于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化層。上述的實現CMOS器件的方法，其中，根據電壓的需要控制所述柵氧化層的厚度。上述的實現CMOS器件的方法，其中，采用化學機械拋光的方法平坦化所述多晶硅層的上表面。上述的實現CMOS器件的方法，其中，所述進行源漏區的離子注入，形成源極和漏極的方法還包括：旋涂一層光刻膠覆蓋于所述襯底的上表面；以圖案化的光刻膠為掩膜，離子注入形成源區和漏區。上述的實現CMOS器件的方法，其中，所述于柵極、源極和漏極形成金屬引腳，形成CMOS器件的方法還包括：于所述襯底的上表面覆蓋一絕緣隔離層；刻蝕去除所述源區、漏區和柵極區上方的部分絕緣隔離層形成若干開口；于所述開口內填充金屬，以形成歐姆接觸；沉積一金屬于所述填充金屬的上表面，形成若干襯墊，以將所述源極、柵極、漏極電性引出，形成CMOS器件。上述的實現CMOS器件的方法，其中，所述平坦化所述多晶硅層的上表面的步驟還包括：去除所述襯底上表面的多晶硅以及所述深溝槽中高于所述襯底上表面部分的多晶硅。一種實現高電壓集成CMOS器件的器件結構，其中，所述結構包括：襯底，設置有深溝槽結構，且于所述深溝槽結構的兩側設置有源區；多晶硅柵，充滿所述深溝槽結構；柵氧化層，設置在所述多晶硅柵與所述襯底之間，以將所述襯底與所述多晶硅柵以及源區絕緣；絕緣層，覆蓋所述襯底、柵絕緣層和多晶硅柵的上表面；多個金屬引腳，設置于所述絕緣層之上，且分別位于所述有源區和所述多晶硅柵上方，以將柵極、源極區和漏極區電性引出。上述的器件結構，其中，所述深溝槽的深度大于所述源區的深度。上述的器件結構，其中，所述絕緣層上設置有若干開口，所述開口位于柵極區、源極區和漏極區上方的絕緣層。上述的器件結構，其中，所述開口內填充金屬，以形成歐姆連接。上述的器件結構，其中，所述金屬與所述金屬引腳緊密貼合。本專利技術具有的優點以及利用本專利技術達到的有益效果：本專利技術通過深溝槽隔離工藝實現CMOS器件在高壓下驅動，有效克服了在先進工藝下無法實現高壓驅動的晶體管的難題，在先進工藝下增加了晶體管的實際溝道長度和柵絕緣層厚度，從而使晶體管能夠在較高電壓下正常工作，增強其電壓驅動能力。附圖說明通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、外形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本專利技術的主旨。圖1為本專利技術制作CMOS器件的流程圖；圖2為本專利技術一實施例中提供的襯底上旋涂一光刻膠層的結構示意圖；圖3為本專利技術一實施例中于外延層區域形成深溝槽的結構示意圖；圖4是本專利技術一實施例中覆蓋一柵氧化層于襯底的上表面及深溝槽的側壁和底部的結構示意圖；圖5是本專利技術一實施例中沉積多晶硅層于柵氧化層上表面并填充深溝槽的結構示意圖；圖6是本專利技術一實施例中平坦化多晶硅層后結構示意圖；圖7是本專利技術一實施例中附著一多晶硅氧化層于襯底及深溝槽表面后結構示意圖；圖8是本專利技術一實施例中于多晶硅氧化層表面旋涂一層光刻膠并圖案化后的結構示意圖；圖9是本專利技術一實施例中于源區、漏區離子注入后結構示意圖；圖10是本專利技術一實施例中歐姆連接并于源極、漏極和柵極形成金屬襯墊后結構示意圖。具體實施方式參見圖1所示結構示意圖，本專利技術提供一種實現高電壓集成CMOS器件的器件結構的制備方法，首先，通過刻蝕工藝在外延層區域形成深溝槽；繼續于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化層；繼續沉積有柵氧化層的深溝槽中填充多晶硅，并同時于CMOS器件上表面的柵氧化層的表面沉積一多晶硅層；繼續平坦化處理所述多晶硅層的上表面；繼續于多晶硅層的平坦化后的上表面附著一多晶硅氧化層；繼續進行源漏區的離子注入，形成源極和漏極；最后，于柵極、源極和漏極形成金屬引腳，形成CMOS器件。作為本專利技術一個優選實施例，于外延層形成深溝槽的方法還包括：旋涂本文檔來自技高網...

【技術保護點】
一種實現高電壓集成CMOS器件的制備方法，其特征在于，所述方法包括：于外延層區域形成深溝槽；于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化層；沉積有柵氧化層的深溝槽中填充多晶硅，并同時于CMOS器件上表面的柵氧化層的表面沉積一多晶硅層；平坦化處理所述多晶硅層的上表面；于多晶硅層的平坦化后的上表面附著一多晶硅氧化層；進行源漏區的離子注入，形成源極和漏極；于柵極、源極和漏極形成金屬引腳，形成CMOS器件。

【技術特征摘要】
1.一種實現高電壓集成CMOS器件的制備方法，其特征在于，
所述方法包括：
于外延層區域形成深溝槽；
于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化
層；
沉積有柵氧化層的深溝槽中填充多晶硅，并同時于CMOS器件
上表面的柵氧化層的表面沉積一多晶硅層；
平坦化處理所述多晶硅層的上表面；
于多晶硅層的平坦化后的上表面附著一多晶硅氧化層；
進行源漏區的離子注入，形成源極和漏極；
于柵極、源極和漏極形成金屬引腳，形成CMOS器件。
2.如權利要求1所述的實現CMOS器件的方法，其特征在于，
于外延層形成深溝槽的方法還包括：
旋涂一光刻膠層覆蓋所述襯底的上表面；
以圖案化的光刻膠為掩膜，刻蝕形成深溝槽。
3.如權利要求2所述的實現CMOS器件的方法，其特征在于，
采用深反應離子刻蝕的方法形成所述深溝槽。
4.如權利要求1所述的實現CMOS器件的方法，其特征在于，
所述于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化
層的方法還包括：
于深溝槽的底部和側壁以及CMOS器件的上表面沉積一犧牲氧
化層；
去除所述犧牲氧化層；
于深溝槽的底部和側壁以及CMOS器件的上表面沉積一柵氧化
層。
5.如權利要求4所述的實現CMOS器件的方法，其特征在于，
根據電壓的需要控制所述柵氧化層的厚度。
6.如權利要求1所述的實現CMOS器件的方法，其特征在于，
采用化學機械拋光的方法平坦化所述多晶硅層的上表面。
7.如權利要求1所述的實現CMOS器件的方法，其特征在于，
所述進行源漏區的離子注入，形成源極和漏極的方法還包括：
旋涂一層光刻膠覆蓋于所述襯底的上表面；
以圖案化的光刻膠為掩膜，離子注...

【專利技術屬性】
技術研發人員：景蔚亮，陳邦明，
申請(專利權)人：上海新儲集成電路有限公司，
類型：發明
國別省市：上海;31