本發明專利技術公開了一種新的可用于集成電路的具有階梯形屏蔽槽耐壓結構及雙漏極結構的SOI高壓金屬氧化物半導體場效應管器件，本發明專利技術公開了一種新型SOI高壓器件的結構，器件在使用場板技術、表面P降場層的雙RESURF技術來提高橫向擊穿電壓的同時；其特征在于：此器件具有雙漏電極，增加了耗盡區與漏區的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件通過在Si和埋層Si02界面上形成了階梯形的屏蔽槽的結構來解決。
【技術實現步驟摘要】
本專利技術涉及功率器件領域,尤其涉及SOI (Semiconductor On Insulator)高壓器件結構。
技術介紹
SOI (Semiconductor On Insulator)高壓器件(簡稱SOI高壓器件)具有更高的工作速度和集成度、更好的絕緣性能、更強的抗輻射能力以及自鎖效應，因此SOI高壓器件在超大規模集成電路領域得到了廣范的關注。但SOI高壓器件有兩個重要缺點:較低的擊穿電壓和自熱效應。SOI高壓器件的橫向耐壓設計沿用成熟的Si基器件橫向耐壓設計原理和技術，如RESURF原理和結終端技術。但是由于結構和工藝的限制，如何提高縱向耐壓設計成為了 SOI功率器件的一個熱點。
技術實現思路
針對SOI耐壓低的特點，本專利技術提出了一種具有階梯形屏蔽槽結構以及雙漏極SOI高壓器件。采用這種結構的器件其耐壓比常規SOI高壓器件大大提高。本專利技術采用的技術方案如下: 本專利技術提供了一種雙漏極結構的SOI高壓器件，增加了耗盡區面積，減小了耗盡區內的橫向電常從而提高了橫向擊穿電壓。本專利技術提供階梯形屏蔽槽結構，以提高SOI高壓器件的擊穿電壓。對于屏蔽槽的結構，當器件反偏時，可在Si和埋層S12的界面上形成一層濃度很高的空穴層，這層空穴層的存在可以完全屏蔽埋層S12I高電場的影響，避免器件在縱向的擊穿，同時由于屏蔽槽的階梯形狀，是的在屏蔽槽之間的空穴濃度階梯形增加，非均勻分布的空穴層除完全屏蔽埋層S12上的高電場，還部分的屏蔽掉漏區橫向電場的影響，從而提高了器件的橫向擊穿電壓。【附圖說明】圖1是現有技術中具有屏蔽槽的N型SOI高壓MOS器件的結構示意圖；圖2是本專利技術第一實施例中具有階梯形屏蔽槽耐壓結構的N型LDMOS結構示意圖； 圖3是現有技術中具有屏蔽槽的N型LDMOS器件的俯視圖； 圖4是本專利技術第一實施例中具有階梯形屏蔽槽耐壓結構N型LDMOS器件結構俯視圖；圖5是本專利技術第二實施例中具有階梯形屏蔽槽耐壓結構N型LDMOS器件結構俯視圖；1、P降場層2、漂移區3、p降場層4、p井5、N+有源區6、柵氧7、柵氧8、N+有源區9、屏蔽槽10、襯底11、埋氧層12、N+有源區。【具體實施方式】下面以N型LDMOS為例，對具有階梯形屏蔽槽耐壓結構的SOI高壓器件的耐壓機理進行詳細闡述。階梯形屏蔽槽耐壓結構的N型LDM0S，包括通常高壓器件具有的所有結構部分，它還具有本專利技術的階梯形屏蔽槽結構(9)和雙漏極結構(8、13)。對于屏蔽槽的結構，當器件反偏時，可在Si和埋層S12(Il)的界面上形成一層濃度很高的空穴層，這層空穴層的存在可以完全屏蔽埋層S12(Il)上高電場的影響，避免器件在縱向的擊穿，同時由于屏蔽槽(9)的階梯形狀，使的在屏蔽槽(9)之間的空穴濃度階梯形增加，非均勻分布的空穴層除完全屏蔽埋層S12(Il)上的高電場，還屏蔽掉部分漂移區(2)橫向電場的影響，使得橫向電場在漏極區(8、12)下面分布的更加均勻，從而提高了器件的橫向擊穿電壓，此外，階梯形屏蔽槽(9 )還可以使表面電場更加平坦，獲得高的表面擊穿電壓。雙漏極結構增大了漂移區(2)的面積，使得在相同的柵壓下，漂移區(2)的電場強度減小，橫向擊穿電壓得到提高。本專利技術所提出的具有階梯形屏蔽層結構以及具有雙漏極結構(8、12)的SOI高壓器件，擊穿電壓得到提高，同時器件的制造工藝與現有的CMOS工藝兼容。實施例一:具有階梯形屏蔽層結構以及具有雙漏極結構的N型LDMOS。圖2是本專利技術第一實施例中具有階梯形屏蔽槽耐壓結構的N型LDMOS結構示意圖，圖4是本專利技術第一實施例中具有階梯形屏蔽槽耐壓結構N型LDMOS器件結構俯視圖。實施例二:具有階梯形屏蔽層結構以及具有環漏極，環柵極的N型LDMOS結構。圖5是本專利技術第二實施例中具有階梯形屏蔽槽耐壓結構及環形漏電極，環形柵電極結構的N型LDMOS器件結構俯視圖。環形的漏極與柵極設計，相比于雙漏極結構，漂移區的橫向電場進一步減小，電場分布更加均勻，因此，橫向擊穿電壓增加。【主權項】1.一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓雙擴散金屬氧化物半導體場效應管器件，器件的橫向耐壓仍使用場板技術、表面P降場層的雙RESURF技術來解決；其特征是:此器件具有雙漏電極，增加了耗盡區與漏區的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件是通過在Si和埋層S12W面上形成了階梯形的屏蔽槽的結構來解決。2.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，階梯形屏蔽槽結構位于漏區下方。3.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，階梯形屏蔽槽結構越靠近漏區其高度越高。4.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，在左右兩個漏區下方存在有對稱的屏蔽槽結構。5.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，屏蔽槽之間的距離是均勻的。6.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，該器件具有兩個漏極。7.如權利要求1所述的一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓器件，其特征在于，該器件兩個漏極對稱分布。8.如權利要求6和7所述的兩個對稱的雙漏極結構,其特征在于,雙漏極位于金屬氧化物場效應管的兩端。【專利摘要】本專利技術公開了一種新的可用于集成電路的具有階梯形屏蔽槽耐壓結構及雙漏極結構的SOI高壓金屬氧化物半導體場效應管器件，本專利技術公開了一種新型SOI高壓器件的結構，器件在使用場板技術、表面P降場層的雙RESURF技術來提高橫向擊穿電壓的同時；其特征在于：此器件具有雙漏電極，增加了耗盡區與漏區的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件通過在Si和埋層Si02界面上形成了階梯形的屏蔽槽的結構來解決。【IPC分類】H01L29/78, H01L29/06, H01L29/08【公開號】CN105097920【申請號】CN201410216630【專利技術人】張炯, 曲凱, 徐帆, 程玉華 【申請人】上海北京大學微電子研究院【公開日】2015年11月25日【申請日】2014年5月22日本文檔來自技高網...
【技術保護點】
一種具有階梯形屏蔽槽耐壓結構以及具有雙漏極結構的SOI高壓雙擴散金屬氧化物半導體場效應管器件，器件的橫向耐壓仍使用場板技術、表面P降場層的雙RESURF技術來解決；其特征是：此器件具有雙漏電極，增加了耗盡區與漏區的面積，減弱了橫向電常，提高了橫向擊穿電壓；對于器件的縱向耐壓，器件是通過在Si和埋層Si02界面上形成了階梯形的屏蔽槽的結構來解決。
【技術特征摘要】
【專利技術屬性】
技術研發人員：張炯，曲凱，徐帆，程玉華，
申請(專利權)人：上海北京大學微電子研究院，
類型：發明
國別省市：上海;31
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。