晶片封裝體制造技術(shù)

本發(fā)明專利技術(shù)提供一種晶片封裝體，其可在實(shí)施封裝層的切割制程前，先通過晶片保護(hù)層或增設(shè)的蝕刻阻擋層覆蓋在導(dǎo)電墊上，避免導(dǎo)電墊被切割殘余物損害及刮傷。本發(fā)明專利技術(shù)還可選擇以晶片保護(hù)層、晶片保護(hù)層上增設(shè)的蝕刻阻擋層或與導(dǎo)電墊同一位階高度的金屬蝕刻阻擋層或其組合，來對結(jié)構(gòu)蝕刻區(qū)的層間介電層和硅基板進(jìn)行蝕刻，以形成開口，便于后續(xù)半導(dǎo)體結(jié)構(gòu)的制作，同時(shí)提高晶片封裝體的良率。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【專利說明】晶片封裝體本申請是申請日為2010年8月13日、申請?zhí)枮?01010256060.1、專利技術(shù)名稱為“晶片封裝體及其制造方法”的申請的分案申請。
本專利技術(shù)有關(guān)于一種晶片封裝體，特別有關(guān)于一種包括蝕刻阻擋層或?qū)щ妷|保護(hù)層的晶片封裝體及其制造方法。
技術(shù)介紹
目前業(yè)界針對晶片的封裝已發(fā)展出一種晶圓級封裝技術(shù)，于晶圓級封裝體完成之后，需在各晶片之間進(jìn)行切割步驟，以分離各晶片，然而在切割封裝層時(shí)，卻有可能導(dǎo)致暴露的導(dǎo)電墊受到殘留碎肩的損傷。另外在需要蝕刻硅基板的場合中，如何選擇良好的蝕刻阻擋層，以提高晶片封裝體的良率，為當(dāng)前的主要課題。因此，業(yè)界亟需一種新穎的晶片封裝體及其制作方法，以克服上述問題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提供一種晶片封裝體及其制造方法，其可在實(shí)施封裝層的切割制程前，先通過晶片保護(hù)層或增設(shè)的蝕刻阻擋層覆蓋在導(dǎo)電墊上，避免導(dǎo)電墊被切割殘余物損害及刮傷。依據(jù)本專利技術(shù)的另一實(shí)施例，可選擇以晶片保護(hù)層、晶片保護(hù)層上增設(shè)的蝕刻阻擋層或與導(dǎo)電墊同一位階高度的金屬蝕刻阻擋層或其組合，來對結(jié)構(gòu)蝕刻區(qū)的層間介電層和硅基板進(jìn)行蝕刻，以形成開口，便于后續(xù)半導(dǎo)體結(jié)構(gòu)的制作，同時(shí)提高晶片封裝體的良率。本專利技術(shù)提供一種晶片封裝體，其包括:一半導(dǎo)體基板，具有一結(jié)構(gòu)蝕刻區(qū)、一元件區(qū)和一接墊區(qū)，其中該結(jié)構(gòu)蝕刻區(qū)、該元件區(qū)及該接墊區(qū)為水平間隔；多個(gè)導(dǎo)電墊，設(shè)置于該半導(dǎo)體基板的該接墊區(qū)上；一晶片保護(hù)層，覆蓋于該半導(dǎo)體基板上；一絕緣蝕刻阻擋層，該絕緣蝕刻阻擋層位于該晶片保護(hù)層上；其中，于該結(jié)構(gòu)蝕刻區(qū)處，該晶片保護(hù)層與該絕緣蝕刻阻擋層具有一連通的第一開口，且該第一開口貫穿該半導(dǎo)體基板；及一封裝層，覆蓋該晶片保護(hù)層，其中該封裝層、該晶片保護(hù)層及該絕緣蝕刻阻擋層，具有暴露出所述導(dǎo)電墊的第二開口，其中該第一開口和該第二開口具有水平間隔。本專利技術(shù)提供一種晶片封裝體，包括:一半導(dǎo)體基板，具有一結(jié)構(gòu)蝕刻區(qū)、一元件區(qū)和一接墊區(qū)；多個(gè)導(dǎo)電墊，設(shè)置于該半導(dǎo)體基板的該接墊區(qū)上；一晶片保護(hù)層，覆蓋于該半導(dǎo)體基板上；一絕緣蝕刻阻擋層及/或一金屬蝕刻阻擋層，該絕緣蝕刻阻擋層位于該晶片保護(hù)層上，該金屬蝕刻阻擋層與所述導(dǎo)電墊位于同一位階高度；其中，于該結(jié)構(gòu)蝕刻區(qū)處，該晶片保護(hù)層與該絕緣蝕刻阻擋層及/或該金屬蝕刻阻擋層具有一連通的開口 ；及一封裝層，覆蓋該晶片保護(hù)層，其中該封裝層、該晶片保護(hù)層及/或該絕緣蝕刻阻擋層，具有暴露出所述導(dǎo)電墊的開口。本專利技術(shù)所述的晶片封裝體，還包括一間隔層設(shè)置于該封裝層與該晶片保護(hù)層之間。本專利技術(shù)所述的晶片封裝體，還包括一間隙形成于該封裝層與該晶片保護(hù)層之間，且其中該間隙被該間隔層所圍繞。本專利技術(shù)所述的晶片封裝體，該封裝層包括一硅基板或一透明基板。本專利技術(shù)所述的晶片封裝體，該晶片保護(hù)層與該半導(dǎo)體基板之間還包括一層間介電層。本專利技術(shù)所述的晶片封裝體，該絕緣蝕刻阻擋層和該層間介電層及該半導(dǎo)體基板具有不同的蝕刻選擇比。本專利技術(shù)所述的晶片封裝體，該絕緣蝕刻阻擋層的材料包括氮化硅層、氮氧化硅層、或氮化硅層/氧化硅層的復(fù)合層。本專利技術(shù)所述的晶片封裝體，該絕緣蝕刻阻擋層與該晶片保護(hù)層的材料相同。本專利技術(shù)另提供一種晶片封裝體的制造方法，包括:提供一半導(dǎo)體基板，該半導(dǎo)體基板由一層間介電層所覆蓋，該半導(dǎo)體基板包括多個(gè)元件區(qū)，任兩個(gè)相鄰的元件區(qū)之間包括一周邊接墊區(qū)，且該周邊接墊區(qū)包括多個(gè)導(dǎo)電墊；提供一晶片保護(hù)層，覆蓋該層間介電層及所述導(dǎo)電墊；形成一封裝層以覆蓋該晶片保護(hù)層；切割該封裝層以暴露出該周邊接墊區(qū)；及定義該晶片保護(hù)層，以暴露出該周邊接墊區(qū)上的所述導(dǎo)電墊，其中所述導(dǎo)電墊在切割該封裝層之前被該晶片保護(hù)層所覆蓋。本專利技術(shù)所述的晶片封裝體的制造方法，還包括沿著該周邊接墊區(qū)分割該半導(dǎo)體基板，以形成多個(gè)晶片封裝體。本專利技術(shù)又提供一種晶片封裝體的制造方法，包括:提供一半導(dǎo)體晶圓，該半導(dǎo)體晶圓具有一半導(dǎo)體基板，該半導(dǎo)體基板由一層間介電層所覆蓋，該半導(dǎo)體晶圓包括多個(gè)元件區(qū)，任兩個(gè)相鄰的元件區(qū)之間包括一周邊接墊區(qū)，且該周邊接墊區(qū)包括多個(gè)導(dǎo)電墊以及一結(jié)構(gòu)蝕刻區(qū)；提供一晶片保護(hù)層，覆蓋該層間介電層，且覆蓋所述導(dǎo)電墊；定義該晶片保護(hù)層以于該結(jié)構(gòu)蝕刻區(qū)處暴露出該層間介電層；以該晶片保護(hù)層為罩幕，定義該層間介電層以于該結(jié)構(gòu)蝕刻區(qū)處暴露出該半導(dǎo)體基板；以該晶片保護(hù)層及該層間介電層為罩幕，定義該半導(dǎo)體基板以于該結(jié)構(gòu)蝕刻區(qū)處形成開口 ；從該半導(dǎo)體基板背面進(jìn)行蝕刻，形成連通該結(jié)構(gòu)蝕刻區(qū)處的開口的半導(dǎo)體結(jié)構(gòu)；及定義該晶片保護(hù)層，以暴露出所述導(dǎo)電墊。本專利技術(shù)所述的晶片封裝體的制造方法，還包括下列步驟:形成一封裝層以覆蓋該半導(dǎo)體晶圓；切割該封裝層以暴露出該周邊接墊區(qū)；及定義該晶片保護(hù)層，以暴露出該周邊接墊區(qū)上的所述導(dǎo)電墊。本專利技術(shù)所述的晶片封裝體的制造方法，還包括:形成一絕緣蝕刻阻擋層以覆蓋該晶片保護(hù)層；及定義該晶片保護(hù)層及該絕緣蝕刻阻擋層以于該結(jié)構(gòu)蝕刻區(qū)處暴露出該層間介電層。本專利技術(shù)所述的晶片封裝體的制造方法，還包括下列步驟:形成一封裝層以覆蓋該半導(dǎo)體晶圓；切割該封裝層以暴露出該周邊接墊區(qū)；及定義該晶片保護(hù)層及該絕緣蝕刻阻擋層，以暴露出該周邊接墊區(qū)上的所述導(dǎo)電墊。本專利技術(shù)所述的晶片封裝體的制造方法，還包括:于該導(dǎo)電墊的同一位階高度形成一金屬蝕刻阻擋層；及定義該金屬蝕刻阻擋層以于該結(jié)構(gòu)蝕刻區(qū)處形成開口。本專利技術(shù)所述的晶片封裝體的制造方法，該導(dǎo)電墊及該金屬蝕刻阻擋層同時(shí)形成。本專利技術(shù)所述的晶片封裝體的制造方法，還包括形成一間隔層于該封裝層與該晶片保護(hù)層之間。本專利技術(shù)所述的晶片封裝體的制造方法，還包括形成一間隙于該封裝層與該晶片保護(hù)層之間，其中該間隙被該間隔層所圍繞。本專利技術(shù)所述的晶片封裝體的制造方法，該絕緣蝕刻阻擋層與該晶片保護(hù)層的材料不同。本專利技術(shù)所述的晶片封裝體的制造方法，該封裝層為一透明基板或一半導(dǎo)體基板。本專利技術(shù)所述的晶片封裝體的制造方法，還包括沿著該周邊接墊區(qū)分割該半導(dǎo)體晶圓，以形成多個(gè)晶片封裝體。本專利技術(shù)所述的晶片封裝體的制造方法，該絕緣蝕刻阻擋層和該層間介電層及該半導(dǎo)體基板具有不同的蝕刻選擇比。本專利技術(shù)所述的晶片封裝體的制造方法，該絕緣蝕刻阻擋層的材料包括氮化硅層、氮氧化硅層、或氮化硅層/氧化硅層的復(fù)合層。本專利技術(shù)所述的晶片封裝體的制造方法，該絕緣蝕刻阻擋層與該晶片保護(hù)層的材料相同。【附圖說明】圖1至圖12是顯示依據(jù)本專利技術(shù)的一實(shí)施例，形成晶片封裝體的制造方法的剖面示意圖。圖13至圖16是顯示依據(jù)本專利技術(shù)的另一實(shí)施例，形成晶片封裝體的制造方法的剖面示意圖。圖17至圖20是顯示依據(jù)本專利技術(shù)的另一實(shí)施例，形成晶片封裝體的制造方法的剖面示意圖。【具體實(shí)施方式】為了讓本專利技術(shù)的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，以下配合所附圖式，作詳細(xì)說明如下。以下以實(shí)施例并配合圖式詳細(xì)說明本專利技術(shù)，在圖式或說明書描述中，相似或相同的部分使用相同的圖號。且在圖式中，實(shí)施例的形狀或是厚度可擴(kuò)大，以簡化或是方便標(biāo)示。再者，圖式中各元件的部分將以描述說明，值得注意的是，圖中未繪示或描述的元件，為本領(lǐng)域普通技術(shù)人員所知的形式。另外，特定的實(shí)施例僅為揭示本專利技術(shù)使用的特定方式，其并非用以限定本專利技術(shù)。本專利技術(shù)以一制作微機(jī)電晶片封裝體(MEMS chip package)的實(shí)施例作為說明。然而，可以了解的是，在本專利技術(shù)的晶片封裝體的實(shí)施例中，其可應(yīng)用于各種包括有源元件本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種晶片封裝體，其特征在于，包括：一半導(dǎo)體基板，具有一結(jié)構(gòu)蝕刻區(qū)、一元件區(qū)和一接墊區(qū)，其中該結(jié)構(gòu)蝕刻區(qū)、該元件區(qū)及該接墊區(qū)為水平間隔；多個(gè)導(dǎo)電墊，設(shè)置于該半導(dǎo)體基板的該接墊區(qū)上；一晶片保護(hù)層，覆蓋于該半導(dǎo)體基板上；一絕緣蝕刻阻擋層，該絕緣蝕刻阻擋層位于該晶片保護(hù)層上；其中，于該結(jié)構(gòu)蝕刻區(qū)處，該晶片保護(hù)層與該絕緣蝕刻阻擋層具有一連通的第一開口，且該第一開口貫穿該半導(dǎo)體基板；及一封裝層，覆蓋該晶片保護(hù)層，其中該封裝層、該晶片保護(hù)層及該絕緣蝕刻阻擋層，具有暴露出所述導(dǎo)電墊的第二開口，其中該第一開口和該第二開口具有水平間隔。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蔡佳倫，鄭家明，尤龍生，
申請(專利權(quán))人：精材科技股份有限公司，
類型：發(fā)明
國別省市：中國臺灣;71