一種模數轉換器中開關電容比較器電路制造技術

本發明專利技術公開一種模數轉換器中開關電容比較器電路，其特征在于：包括開關電容電路、預放大電路、鎖存輸出電路、失調校準電路；所述開關電容電路連接所述預放大電路的輸入端，所述鎖存輸出電路連接所述預放大電路的輸出端，所述失調校準電路與預放大連路相連接。本發明專利技術此校準技術不會在比較器的信號節點上引入任何寄生參數，可以提高比較器的響應速度，適合于高速ADC的應用場合。

【技術實現步驟摘要】

本專利技術涉及半導體集成電路
，特別涉及一種模數轉換器中開關電容比較 器電路。
技術介紹
比較器是模擬數字轉換器（ADC)的核心模塊之一。在全并型、流水線型、逐次逼近 型、過采樣型等各類ADC中，比較器的響應速度直接決定了 ADC的轉換速度，而比較器的失 調情況則會影響了 ADC的信噪比（SNR)、無雜散動態范圍（SFDR)、非線性誤差等特性。因此 在高速高精度ADC中，高性能的比較器始終是整個ADC系統的設計難點之一。 由于絕大部分的ADC都是在固定頻率時鐘驅動下工作的采樣系統，因此其中的比 較器大部分也都是時鐘驅動的開關電容比較器。ADC中最常用的開關電容比較器結構如圖 1(a)所示，其主要由開關電容電路、預放大電路Preamp、鎖存電路Latch三部分組成，其時 鐘時序如圖1(b)所示。在為高電平階段，電容CJP (：2分別對輸入信號VinJP Vin采樣，電容CjP C4分別對參考信號Vref和VrefI樣；在Φ 2和a為高電平階段，電容 通過電荷再分配實現電壓相減，并將結果通過預放大電路Preamp放大后由鎖存電路Latch 鎖存并輸出。 然而在集成電路中，由器件失配造成的失調電壓是普遍存在的現象。在圖I (a)的 比較器中，預放大電路Preamp和鎖存電路Latch都存在這個問題，在圖中以Vl3sJP V ^分別 表示。失調電壓的存在可以等效為比較器的參考電壓偏離了實際值，從而導致ADC產生誤 碼。一般的做法是通過精心版圖設計來降低器件的失配，但是這種方式的效果是有限的。更 常用的是通過增加器件的尺寸來降低失配，但是這種方式同時也會增加電路的寄生電容， 從而降低比較器的速度。 更為有效的思路是仍然采用小尺寸器件，但是通過校準的方式抵消比較器的失 調，常見的結構如圖2所示，在這里將圖I (a)中的Vl3sJP V%2統一等效到預放大電路Preamp 的輸入端，看為一個失調電壓Vl3s。基本的思路是：在CP i和Φ 為高電平階段，預放大電路 Preamp的正負輸入短都接到了共模電壓Vqi上，這時如果沒有失調電壓V %存在，那么比較 器將會在內部隨機噪聲的影響下輸出概率相等的〇和1數字信號；但如果比較器輸入端存 在失調電壓V l3s，那么比較器輸出0和1的概率將不等。利用這個特征，可以通過控制電路 CTRL來控制特意加入的可調失配電流IB1~I B4，從而達到抵消原有失調電壓Vl3s的目的，當 系統穩定后比較器將再次輸出概率相等的0和1數字信號。其中控制電路CTRL的形式有 很多種，可以是數字控制，也可以是模擬控制。 采用圖2的方法后，預放大電路Preamp和鎖存電路Latch都可以采用小尺寸器 件，從而保證了比較器的轉換速度，同時校準也消除了失調的影響。但是這種校準仍然要在 預放大電路Preamp輸出節點這個關鍵信號路徑上加入偏置電流器件，其引入的寄生電容 仍然會對預放大器的建立速度帶來很大影響。在特別高速的ADC系統中，這種限制帶來的 影響是非常大的。
技術實現思路
為解決上述現有的缺點，本專利技術的主要目的在于提供一種模數轉換器中開關電容 比較器電路，此校準技術不會在比較器的信號節點上引入任何寄生參數，可以提高比較器 的響應速度，適合于高速ADC的應用場合。 為達成以上所述的目的，本專利技術的一種模數轉換器中開關電容比較器電路采取如 下技術方案： -種模數轉換器中開關電容比較器電路，其特征在于：包括開關電容電路、預放大 電路、鎖存輸出電路、失調校準電路；所述開關電容電路連接所述預放大電路的輸入端，所 述鎖存輸出電路連接所述預放大電路的輸出端，所述失調校準電路與預放大連路相連接。 包括雙相非交疊時鐘φ t /雙相非交疊時鐘φ μ./雙相非交疊時鐘φ ?/雙相非 交疊時鐘Φ1、校準時鐘φ cal、校準采樣時鐘I5J5雙相非交疊時鐘φ 和雙相非交疊時鐘 Φ 為雙相非交疊時鐘，雙相非交疊時鐘Φ ip的下降沿略微領先于雙相非交疊時鐘ψ ?的 下降沿，雙相非交疊時鐘φ 整體略微落后于雙相非交疊時鐘φ U校準時鐘φ α為雙相 非交疊時鐘Φ 2C的反相時鐘、并在雙相非交疊時鐘爭的低電平期間有一段時間被拉到低 電平用于校準，校準采樣時鐘Φ ^為雙相非交疊時鐘φ 2D的同頻時鐘、其上升沿采樣校準 時鐘φ CSL的校準輸出。 在開關電容電路對輸入信號進行采樣的期間，插入一段失調校準時間，在校準時 間段里，鎖存輸出電路將預放大電路的輸入失調電壓放大產生校準控制方波信號，并通過 失調校準電路反饋調整預放大電路負載管的閾值電壓，從而實現輸入失調電壓的抵消，整 個電路中除了負載管M 5和負載管M4的襯底以外，其余所有NMOS管的襯底都連接到地、所有 PMOS管的襯底都連接到電源電壓。 所述預放大電路，包括尾電流偏置電流管M1、尾電流偏置電壓Vbi、輸入差分管M 2、 輸入差分管M3、二極管連接的負載管M4、二極管連接的負載管M 5，在開關電容電路對輸入信 號進行采樣的期間，差分輸入Vx+和V x均接到共模電平V εΜ，相當于等效輸入預放大電路的 輸入失調電壓，負載管M4、負載管M5的閾值電壓可根據輸入失調電壓的情況實時調整，以抵 消輸入失調電壓的影響，實現失調電壓校準。 所述鎖存輸出電路，包括輸入放大管M6、輸入放大管M7、開關管M 8、正反饋連接的 負載管Μ9、正反饋連接的負載管M1。、與門G 1、與門G2、D觸發器G3、D觸發器G4，在開關電容 電路對輸入信號進行采樣即雙相非交疊時鐘Φ ι和雙相非交疊時鐘9 r為高電平的期間， 校準時鐘<P ea提供一段校準輸出時間，負載管M8在其控制下將輸入失調電壓放大為數字 信號，并由校準采樣時鐘Φ cs采樣輸出為校準控制信號％+和Vc，當雙相非交疊時鐘Φ $為 高電平時，對輸入信號的正常比較結果通過與門G1、與門G2后產生為比較器輸出信號￥。 +和 輸出信號V。。 所述失調校準電路，包括尾電流偏置管Ma、尾電流偏置電壓Vb3、輸入差分管M e2、輸 入差分管Me3、校準參考電壓VB2、負載電阻Rei、負載電阻R e2、電荷栗偏置電流管Mm和電荷栗 偏置電流管、電荷栗偏置電壓Vb4和電荷栗偏置電壓V B5、電荷栗開關管Me5、電荷栗開關管 MC6、電荷栗電容Ce，偏置管Me4和偏置管Me7提供相等的偏置電流，開關管M e5和開關管1"；在 校準控制信號Ve+和校準控制信號V ε的控制下交替打開，讓上下偏置電流分別對電容C ^充 放電產生電荷栗輸出電壓VpUMp，電荷栗輸出電壓Vpump和校準參考電壓V Β2經過比較放大后產 生校準輸出信號VA+和校準輸出信號V Α并分別反饋到預放大電路負載管M 5和負載管M 4的 襯底，實現輸入失調電壓校準。 采用如上技術方案的專利技術，具有如下有益效果： 本專利技術其在開關電容電路對輸入信號進行采樣的期間，插入了一段失調校準時 間。在這段校準時間段里，比較器將預放大電路的輸入失調電壓放大產生為校準控制方波 信號，并控制失調校準電路反饋調整預放大電路負載管的閾值電壓，從而實現輸入失調電 壓的抵消，之后比較器正常對輸入信號進行比較放大。此校準技術不會在比較器的信號節 點上引入任何寄生參數，可以提高比較器的響應速度，適合于高本文檔來自技高網...

【技術保護點】
一種模數轉換器中開關電容比較器電路，其特征在于：包括開關電容電路、預放大電路、鎖存輸出電路、失調校準電路；所述開關電容電路連接所述預放大電路的輸入端，所述鎖存輸出電路連接所述預放大電路的輸出端，所述失調校準電路與預放大連路相連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：嚴偉，廖浩勤，
申請(專利權)人：西安啟微迭儀半導體科技有限公司，
類型：發明
國別省市：陜西;61