總線中繼裝置制造方法及圖紙

中繼裝置在從I/O裝置接收到中斷通知(151)時，基于地址信息存儲表(1041)，不等待CPU的響應(yīng)而將中斷因素的讀出請求(159(1))發(fā)送到I/O裝置，并且，將接收到的中斷通知(151)發(fā)送到CPU。此外，中繼裝置在接收到中斷因素(160(1))時，基于I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲表(1081)，不等待CPU的響應(yīng)而將I/O裝置內(nèi)數(shù)據(jù)讀出請求(159(2))發(fā)送到I/O裝置。

【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本專利技術(shù)涉及I/O裝置的中斷，涉及對經(jīng)由I/O裝置與CPU之間的總線的通信進行中繼的總線中繼裝置。
技術(shù)介紹
存在周期地反復(fù)執(zhí)行S/W處理的系統(tǒng)及其結(jié)構(gòu)。在該系統(tǒng)中，CPU進行S/W處理，在固定的周期內(nèi)完成S/W處理，在下一周期再次進行S/W處理。作為上述系統(tǒng)的結(jié)構(gòu)，多個I/O裝置經(jīng)由總線中繼裝置(橋接器)與CPU連接。在為I/O裝置與總線中繼裝置的連接或以一對一(點對點)方式連接的總線的情況下，進行以下(I)、(2)的處理。(I) I/O裝置經(jīng)由總線中繼裝置將中斷通知給CPU。(2) CPU發(fā)出“中斷因素”的讀出請求。CPU發(fā)出的“中斷因素”的讀出請求經(jīng)由總線中繼裝置到達I/o裝置。在該情況下，在從I/O裝置讀出“中斷因素”時，從CPU發(fā)出“中斷因素”的讀出請求起到接受“中斷因素”為止，CPU處理處于“中斷因素”讀出等待狀態(tài)。在下述的專利文獻I (日本特開平5-257863)中記載有:CPU不讀出中斷因素而讀出總線中繼裝置相應(yīng)部分，縮短直到CPU取得中斷因素為止的時間。在專利文獻I中，在從I/O裝置接收到中斷通知時，處理單元內(nèi)的總線中繼裝置相應(yīng)部分(ISR讀取序列部41)讀出中斷因素。由此，CPU不讀出中斷因素而讀出總線中繼裝置相應(yīng)部分，縮短直到CPU取得中斷因素為止的時間。但是，在CPU讀出中斷因素之前，總線中繼裝置相應(yīng)部分(ISR讀取序列部41)需要知道讀出地址，需要預(yù)先對總線中繼裝置相應(yīng)部分設(shè)定該地址。如果中斷因素的讀出地址是固定的，則在該地址以外的系統(tǒng)中不能應(yīng)對。在中斷因素的地址因系統(tǒng)而不同的情況下，需要預(yù)先對總線中繼裝置相應(yīng)部分(ISR讀取序列部41)分別進行對應(yīng)的地址設(shè)定，在該專利的結(jié)構(gòu)中，需要在初始化時進行基于S/W的設(shè)定。此外，在讀取到中斷因素內(nèi)容的(PU需要根據(jù)該內(nèi)容讀出I/O裝置內(nèi)的數(shù)據(jù)的情況下，不能削減I/O裝置內(nèi)的數(shù)據(jù)讀出的等待時間。此外，在專利文獻I中，I/O裝置和總線中繼裝置相應(yīng)部分通過裝置內(nèi)總線連接，不能應(yīng)對總線的多級結(jié)構(gòu)。現(xiàn)有技術(shù)文獻專利文獻專利文獻1:日本特開平5-257863號公報
技術(shù)實現(xiàn)思路
專利技術(shù)要解決的問題現(xiàn)有的縮短讀出“中斷因素”所需的時間的方法存在以下的課題。(I)需要預(yù)先進行表示“中斷因素”的保存場所的地址設(shè)定，需要在初始化時進行基于s/w的設(shè)定。(2)此外，不能削減與CPU進行的基于中斷因素的處理關(guān)聯(lián)地讀出I/O裝置內(nèi)的數(shù)據(jù)時的I/O裝置內(nèi)的數(shù)據(jù)讀出時間。(3)此外，不能應(yīng)對將總線中繼裝置多級連接而成的總線多級結(jié)構(gòu)。本專利技術(shù)正是為了解決上述問題而完成的，其目的在于，(I)不需要預(yù)先進行表示“中斷因素”的保存場所的地址設(shè)定，不需要變更在現(xiàn)有的縮短讀出“中斷因素”所需的時間的方法之前使用的S/W處理，(2)關(guān)于在中斷因素讀出后的處理中產(chǎn)生的I/O裝置內(nèi)的數(shù)據(jù)讀出，也進行時間削減，(3)即使在為了連接更多的I/O裝置而將總線中繼裝置多級連接的情況下的總線多級結(jié)構(gòu)時，也能夠應(yīng)對上述情況，由此，縮短與中斷因素相關(guān)的處理，增加周期性的S/W處理所需的時間。用于解決問題的手段本專利技術(shù)的總線中繼裝置對在CPU(Central Processing Unit:中央處理單元)與I/O (Input/Output:輸入輸出)裝置之間進行通信的中斷信息進行中繼，所述CPU和其它中繼裝置中的任意裝置與上位側(cè)連接，I/O裝置和上位側(cè)之外的其它中繼裝置中的至少所述I/0裝置與下位側(cè)連接，其特征在于，所述總線中繼裝置具有:中斷通知接收部，其從下位側(cè)的端口接收I/O裝置為發(fā)送方的中斷通知，輸出所述端口的端口號；中斷因素地址存儲部，其保存中斷因素地址信息，該中斷因素地址信息包含端口號與在中斷因素的讀出中使用的地址即中斷因素地址的多個組；地址選擇部，其輸入所述中斷通知接收部輸出的所述端口號，基于所輸入的所述端口號，從所述中斷因素地址存儲部的所述中斷因素地址信息中取得中斷因素地址，并且，基于預(yù)先保有的連接信息判斷與所輸入的所述端口號的端口連接的裝置是否是I/O裝置，在判斷為與所述端口連接的裝置是所述I/O裝置時，輸出從所述中斷因素地址存儲部取得的中斷因素地址；以及下位側(cè)發(fā)送部，其向與所述端口連接的所述I/O裝置發(fā)送包含所述地址選擇部輸出的中斷因素地址在內(nèi)的中斷因素的因素讀出請求。專利技術(shù)效果根據(jù)本專利技術(shù)，能夠提供不需要預(yù)先進行表示中斷因素的保存場所的地址設(shè)定的中斷手段。【附圖說明】圖1是示出實施方式I的總線中繼裝置I的一級連接的系統(tǒng)2的圖。圖2是示出實施方式I的總線中繼裝置I的多級(二級)連接的系統(tǒng)3的圖。圖3是實施方式I的總線中繼裝置I的模塊結(jié)構(gòu)圖。圖4是對作為實施方式I的前提的I/O裝置與CPU的信息交換進行說明的圖。圖5是示出實施方式I的中斷因素地址存儲部104具有的地址信息存儲表1041的圖。圖6是示出實施方式I的I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲部108具有的I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲表1081的圖。圖7是示出實施方式I的系統(tǒng)2的動作概要的圖。圖8是示出實施方式I的“ (A)中斷通知的接收時動作”中的數(shù)據(jù)、控制流與構(gòu)成要素之間的關(guān)系的UML時序圖。圖9是示出實施方式I的“⑶中斷因素的接收時動作”中的數(shù)據(jù)、控制流與構(gòu)成要素之間的關(guān)系的UML時序圖。圖10是示出實施方式I的“(C)中斷因素的讀出請求的接收時動作”中的數(shù)據(jù)、控制流與構(gòu)成要素之間的關(guān)系的UML時序圖。圖11是示出實施方式I的“(D) I/O裝置內(nèi)數(shù)據(jù)的讀出請求的接收時動作”中的數(shù)據(jù)、控制流與構(gòu)成要素的關(guān)系的UML時序圖。圖12是示出實施方式I的“(Ε)Ι/0裝置內(nèi)數(shù)據(jù)的接收時動作”中的數(shù)據(jù)、控制流與構(gòu)成要素之間的關(guān)系的UML時序圖。圖13是示出實施方式I的中斷因素地址存儲部104的動作的流程圖。圖14是實施方式I的地址信息存儲表1041的初始化處理的流程圖。圖15是實施方式I的連接端口號的登記處理的流程圖。圖16是實施方式I的無效記錄的檢索處理的流程圖。圖17是實施方式I的發(fā)送地址的登記處理的流程圖。圖18是實施方式I的“登記中記錄”的檢索處理的流程圖。圖19是實施方式I的“登記中記錄”的有效化判定處理的流程圖。圖20是實施方式I的地址信息存儲表1041的訪問歷史、訪問次數(shù)的更新處理的流程圖。圖21是實施方式I的I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲部108的動作的流程圖。圖22是實施方式I的I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲表1081的初始化處理的流程圖。圖23是實施方式I的向I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲表1081登記發(fā)送地址的登記處理的流程圖。圖24是實施方式I的I/O裝置內(nèi)數(shù)據(jù)讀出地址存儲表1081的中斷因素的內(nèi)容登記、I/O裝置內(nèi)數(shù)據(jù)讀出地址的輸出的流程圖。圖25是實施方式I的有效記錄登記完成的檢索處理的流程圖。圖26是實施方式I的I/O裝置內(nèi)數(shù)據(jù)讀出地址的保存處理和更新處理的流程圖。【具體實施方式】實施方式I圖1和圖2示出使用總線中繼裝置I的系統(tǒng)2、系統(tǒng)3結(jié)構(gòu)。圖1示出總線中繼裝置I的一級連接的系統(tǒng)2。圖2示出總線中繼裝置I的多級(二級)連接的系統(tǒng)3。如圖1、圖2所示，系統(tǒng)2、系統(tǒng)3具有總線中繼裝置1、CPU(Central Processing Unit:中央處理單元)10、I/O (Input/Output:輸入輸本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種總線中繼裝置，其對在CPU(Central?Processing?Unit：中央處理單元)與I/O(Input/Output：輸入輸出)裝置之間進行通信的中斷信息進行中繼，所述CPU和其它中繼裝置中的任意裝置與上位側(cè)連接，I/O裝置和上位側(cè)之外的其它中繼裝置中的至少所述I/O裝置與下位側(cè)連接，其特征在于，所述總線中繼裝置具有：中斷通知接收部，其從下位側(cè)的端口接收I/O裝置為發(fā)送方的中斷通知，輸出所述端口的端口號；中斷因素地址存儲部，其保存中斷因素地址信息，該中斷因素地址信息包含端口號與在中斷因素的讀出中使用的地址即中斷因素地址的多個組；地址選擇部，其輸入所述中斷通知接收部輸出的所述端口號，基于所輸入的所述端口號，從所述中斷因素地址存儲部的所述中斷因素地址信息中取得中斷因素地址，并且，基于預(yù)先保有的連接信息判斷與所輸入的所述端口號的端口連接的裝置是否是I/O裝置，在判斷為與所述端口連接的裝置是所述I/O裝置時，輸出從所述中斷因素地址存儲部取得的中斷因素地址；以及下位側(cè)發(fā)送部，其向與所述端口連接的所述I/O裝置發(fā)送包含所述地址選擇部輸出的中斷因素地址在內(nèi)的中斷因素的因素讀出請求。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：飯?zhí)锊┲?/a>，
申請(專利權(quán))人：三菱電機株式會社，
類型：發(fā)明
國別省市：日本;JP