脈沖信號輸出電路和移位寄存器制造技術

本發明專利技術的一個目的是提供能夠穩定操作的脈沖信號輸出電路以及包括脈沖信號輸出電路的移位寄存器。在脈沖信號輸出電路的一個實施例中，晶體管具有連接到具有形成脈沖信號輸出電路的輸出端子的源極端子或漏極端子的另一個晶體管的柵電極的源極端子或漏極端子，晶體管的溝道長度比另一個晶體管的溝道長度要長。由此，修改另一個晶體管的柵電位的泄漏電流量能夠降低，并且能夠防止脈沖信號輸出電路的故障。

【技術實現步驟摘要】

所公開的本專利技術涉及脈沖信號輸出電路和移位寄存器。
技術介紹
在諸如玻璃襯底之類的平板之上形成并且通常在液晶顯示裝置中使用的晶體管一般包括諸如非晶硅或多晶硅之類的半導體材料。雖然包括非晶硅的晶體管具有低場效應迀移率，但是它們能夠在大玻璃襯底之上形成。相比之下，雖然包括多晶硅的晶體管具有高場效應迀移率，但是它們需要諸如激光退火之類的晶化過程并且不是一直適合于大玻璃襯底。另一方面，包括氧化物半導體作為半導體材料的晶體管引起關注。例如，專利文獻1和2公開用以使用氧化鋅或In-Ga-Ζη-Ο基氧化物半導體作為半導體材料來形成晶體管并且將其用作圖像顯示裝置的開關元件的技術。在溝道區中包括氧化物半導體的晶體管具有比包括非晶硅的晶體管要高的場效應迀移率。此外，氧化物半導體膜能夠通過濺射方法等在300°C或更低的溫度下形成；因此，包括氧化物半導體的晶體管的制造過程比包括多晶硅的晶體管的制造過程要簡單。預計包括氧化物半導體的這類晶體管用作諸如液晶顯示器、電致發光顯示器和電子紙之類的顯示裝置的像素部分和驅動器電路中包括的開關元件。例如，非專利文獻1公開一種顯示裝置的像素部分和驅動器電路包括具有氧化物半導體的晶體管所使用的技術。注意，包括氧化物半導體的晶體管全部是η溝道晶體管。因此，在驅動器電路包括具有氧化物半導體的晶體管的情況下，驅動器電路僅包括η溝道晶體管。 日本已公開專利申請2007-123861 日本已公開專利申請2007-096055 Τ.0sada 等人，“Development of Driver-1ntegrated Panel usingAmorphous In-Ga-Zn-Oxide TFT，，，Proc.SID，09Digest，2009，第 184-187 頁。
技術實現思路
驅動器電路包括例如具有脈沖信號輸出電路的移位寄存器。在移位寄存器包括具有相同導電性類型的晶體管的情況下，例如，移位寄存器可能具有不穩定操作的問題。鑒于此問題，本專利技術的一個實施例的一個目的是提供能夠穩定操作的脈沖信號輸出電路以及包括脈沖信號輸出電路的移位寄存器。本專利技術的目的之一是提供能夠穩定操作的脈沖信號輸出電路以及包括脈沖信號輸出電路的移位寄存器。在脈沖信號輸出電路的一個實施例中，晶體管具有連接到具有形成脈沖信號輸出電路的輸出端子的源極端子或漏極端子的另一個晶體管的柵電極的源極端子或漏極端子，晶體管的溝道長度比另一個晶體管的溝道長度要長。由此，修改另一個晶體管的柵電位的泄漏電流量能夠降低，并且能夠防止脈沖信號輸出電路的故障。 下面描述能夠采用的配置的具體示例。本專利技術的一個實施例是包括第一至第九晶體管、第一輸入信號發生電路和第二輸入信號發生電路的脈沖信號輸出電路。第一晶體管的第一端子和第二晶體管的第一端子電連接到第一輸出端子，并且第三晶體管的第一端子和第四晶體管的第一端子電連接到第二輸出端子。第一輸入信號發生電路包括第五晶體管和第六晶體管。第五晶體管的第一端子和第六晶體管的第一端子相互電連接，并且共同用作第一輸入信號發生電路的輸出端子。第二輸入信號發生電路包括第七至第九晶體管。第七晶體管的第二端子、第八晶體管的第二端子和第九晶體管的第一端子相互電連接，并且共同用作第二輸入信號發生電路的輸出端子。第一晶體管的柵極端子、第三晶體管的柵極端子和第一輸入信號發生電路的輸出端子相互電連接。第二晶體管的柵極端子、第四晶體管的柵極端子和第二輸入信號發生電路的輸出端子相互電連接。第六晶體管的溝道長度比第三晶體管的溝道長度要長并且比第四晶體管的溝道長度要長。第九晶體管的溝道長度比第三晶體管的溝道長度要長并且比第四晶體管的溝道長度要長。在脈沖信號輸出電路中，優選的是，將第一時鐘信號輸入到第一晶體管的第二端子和第三晶體管的第二端子；將第一電位提供給第二晶體管的第二端子、第四晶體管的第二端子、第六晶體管的第二端子和第九晶體管的第二端子；將比第一電位要高的第二電位提供給第五晶體管的第二端子、第七晶體管的第一端子和第八晶體管的第一端子；將第一脈沖信號輸入到第五晶體管的柵極端子和第九晶體管的柵極端子；將第二輸入信號發生電路的輸出信號輸入到第六晶體管的柵極端子；將第三脈沖信號輸入到第七晶體管的柵極端子；將第二時鐘信號輸入到第八晶體管的柵極端子；以及將第二脈沖信號從第一輸出端子或第二輸出端子輸出。在脈沖信號輸出電路中，第六晶體管和第九晶體管中的至少一個可以是具有其中至少兩個柵極串聯布置的多柵結構的晶體管。本專利技術的另一個實施例是包括第一至第十一晶體管、第一輸入信號發生電路和第二輸入信號發生電路的脈沖信號輸出電路。第一晶體管的第一端子和第二晶體管的第一端子電連接到第一輸出端子，并且第三晶體管的第一端子和第四晶體管的第一端子電連接到第二輸出端子。第一輸入信號發生電路包括第五至第七晶體管。第五晶體管的第一端子、第六晶體管的第一端子和第七晶體管的第一端子相互電連接，并且第七晶體管的第二端子用作第一輸入信號發生電路的輸出端子。第二輸入信號發生電路包括第八至第十一晶體管。第十一晶體管的第二端子和第九晶體管的第一端子相互電連接，以及第九晶體管的第二端子、第八晶體管的第二端子和第十晶體管的第一端子相互電連接并且共同用作第二輸入信號發生電路的輸出端子。第一晶體管的柵極端子、第三晶體管的柵極端子和第一輸入信號發生電路的輸出端子相互電連接。第二晶體管的柵極端子、第四晶體管的柵極端子和第二輸入信號發生電路的輸出端子相互電連接。第六晶體管的溝道長度比第三晶體管的溝道長度要長并且比第四晶體管的溝道長度要長。第十晶體管的溝道長度比第三晶體管的溝道長度要長并且比第四晶體管的溝道長度要長。在脈沖信號輸出電路中，優選的是，將第一時鐘信號輸入到第一晶體管的第二端子和第三晶體管的第二端子；將第一電位提供給第二晶體管的第二端子、第四晶體管的第二端子、第六晶體管的第二端子和第十晶體管的第二端子；將比第一電位要高的第二電位提供給第五晶體管的第二端子、第七晶體管的柵極端子、第八晶體管的第一端子和第十一晶體管的第一端子；將第一脈沖信號輸入到第五晶體管的柵極端子和第十晶體管的柵極端子；將第二輸入信號發生電路的輸出信號輸入到第六晶體管的柵極端子；將第三脈沖信號輸入到第八晶體管的柵極端子；將第二時鐘信號輸入到第九晶體管的柵極端子；將第三時鐘信號輸入到第十一晶體管的柵極端子；以及將第二脈沖信號從第一輸出端子或第二輸出端子輸出。在脈沖信號輸出電路中，第六晶體管和第十晶體管中的至少一個可以是具有其中至少兩個柵極串聯布置的多柵結構的晶體管。在作為本專利技術的實施例的脈沖信號輸出電路中，可包括一種電容器，其端子電連接到其中第二晶體管的柵極端子、第四晶體管的柵極端子和第二輸入信號發生電路的輸出端子相互電連接的結點。在脈沖信號輸出電路中，晶體管的至少一個優選地包括氧化物半導體。此外，移位寄存器能夠包括多個脈沖信號輸出電路。注意，在脈沖信號輸出電路中，晶體管在一些情況下包括氧化物半導體；但是所公開的本專利技術并不局限于此。注意，本說明書等中，諸如“之上”或“之下”之類的術語不一定表示組件放置于“直接在”另一個組件“之上”或“之下”。例如，表述“柵絕緣層之上的柵電極”并不排除另一個組件放置在柵絕緣層與柵電極之間的情本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：第一晶體管和第二晶體管，所述第一晶體管的第一端子和所述第二晶體管的第一端子電連接至第一輸出端子；第三晶體管和第四晶體管，所述第三晶體管的第一端子和所述第四晶體管的第一端子電連接至第二輸出端子；以及第五晶體管和第六晶體管，其中所述第五晶體管的第一端子、所述第一晶體管的柵極端子和所述第三晶體管的柵極端子彼此電連接，其中所述第五晶體管的柵極端子、所述第六晶體管的第一端子、所述第二晶體管的柵極端子和所述第四晶體管的柵極端子彼此電連接，并且其中所述第五晶體管的溝道和所述第六晶體管的溝道中的每一個比所述第三晶體管的溝道長。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：豐高耕平，
申請(專利權)人：株式會社半導體能源研究所，
類型：發明
國別省市：日本;JP