3DIC互連器件及其形成方法技術

本發明專利技術提供了一種互連器件和形成互連器件的方法。兩個集成電路接合在一起。形成穿過襯底中的一個的第一開口。沿著第一開口的側壁形成一個或多個介電膜。在使用一些焊盤作為硬掩模的同時，形成從第一開口延伸至集成電路中的焊盤的第二開口。用導電材料填充第一開口和第二開口以形成導電插塞。本發明專利技術涉及3DIC互連器件及其形成方法。

【技術實現步驟摘要】
【專利說明】3D1C互連器件及其形成方法 相關申請的交叉引用 本申請要求于2014年5月29日提交的標題為"ThroughOxideViasandMethods ofFormingSame"的美國臨時申請第62/004, 794號的優先權，其全部內容結合于此作為參 考。
本專利技術涉及3DIC互連器件及其形成方法。
技術介紹
由于各種電子組件（例如，晶體管、二極管、電阻器、電容器等）的集成密度的持續 改進，半導體產業已經經歷了快速發展。在大多數情況下，這種集成密度的改進源自最小部 件尺寸的不斷降低（例如，將半導體工藝節點向著亞20nm節點縮小），這允許更多的組件被 集成在給定的區域內。隨著近來對微型化、更高速度和更大帶寬以及更低功耗和延遲的需 求的增長，對半導體管芯的更小和更具創造性的封裝技術的需求也已增長。 隨著半導體技術進一步的發展，堆疊的半導體器件（例如，3D集成電路（3DIC))已 經作為有效替代出現以進一步降低半導體器件的物理尺寸。在堆疊的半導體器件中，在不 同的半導體晶圓上制造諸如邏輯電路、存儲器電路、處理器電路等的有源電路。兩個或多個 半導體晶圓可以堆疊在彼此的頂部上以進一步減小半導體器件的形狀因數。 兩個半導體晶圓可以通過合適的接合技術接合在一起。常用的接合技術包括直接 接合、化學活化接合、等離子體活化接合、陽極接合、共晶接合、玻璃熔融接合、粘合接合、熱 壓接合、反應接合等。可以在堆疊的半導體晶圓之間提供電連接。堆疊的半導體器件可以 提供更高的密度和更小的形狀因數并且允許增加的性能和較低的功耗。
技術實現思路
為了解決現有技術中存在的問題，根據本專利技術的一個方面，提供了一種半導體器 件，包括：第一襯底，具有第一側和與所述第一側相對的第二側；第一垂直堆疊的互連件， 形成在所述第一襯底的所述第一側上的相應的第一介電層內；第二襯底，具有第三側和與 所述第三側相對的第四側，所述第一襯底的所述第一側面對所述第二襯底的所述第三側； 第二互連件，形成在所述第二襯底的所述第三側上的相應的第二介電層內；以及導電插塞， 從所述第一襯底的所述第二側延伸至所述第二互連件的第一導電部件，所述導電插塞延伸 穿過所述第一垂直堆疊的互連件的至少兩個導電部件。 在上述半導體器件中，所述第一垂直堆疊的互連件形成圍繞所述導電插塞的密封 環。 在上述半導體器件中，所述第一介電層的部分插入在所述導電插塞和所述密封環 之間。 在上述半導體器件中，所述第一垂直堆疊的互連件包括導線。 在上述半導體器件中，所述第一垂直堆疊的互連件還包括導電通孔。 在上述半導體器件中，所述第一垂直堆疊的互連件具有環形形狀。 在上述半導體器件中，所述導電插塞包括從所述第二互連件的第一導電部件延伸 至所述第一垂直堆疊的互連件的第一部分，以及延伸穿過所述第一垂直堆疊的互連件的至 少兩個導電部件的第二部分，所述第二部分的寬度大于所述第一部分的寬度。 在上述半導體器件中，所述導電插塞還包括延伸穿過所述第一襯底的第三部分， 所述第三部分的寬度大于所述第二部分的寬度。 根據本專利技術的另一方面，還提供了一種半導體器件，包括：第一工件，具有第一側 和與所述第一側相對的第二側，所述第一工件包括形成在所述第一側上的第一介電層，所 述第一介電層具有形成在第一介電層中的第一互連件和第二互連件，其中，所述第一互連 件和所述第二互連件均具有環形形狀；第二工件，接合至所述第一工件，所述第二工件包括 形成在所述第二工件的第三側上的第二介電層，所述第二介電層具有形成在所述第二介電 層中的第三互連件，其中，所述第一工件的所述第一側面對所述第二工件的所述第三側；以 及導電插塞，從所述第一工件的所述第二側延伸至所述第三互連件，所述導電插塞包括：第 一部分，從所述第三互連件延伸至所述第二互連件；和第二部分，從所述第二互連件延伸至 所述第一互連件，其中，所述第二部分的寬度大于所述第一部分的寬度。 在上述半導體器件中，所述導電插塞還包括第三部分，所述第三部分延伸穿過所 述第一工件的第一襯底，所述第三部分的寬度大于所述第二部分的寬度。 在上述半導體器件中，所述第一互連件和所述第二互連件是密封環的部分，所述 密封環圍繞所述導電插塞的所述第二部分。 在上述半導體器件中，插入在所述密封環和所述導電插塞之間的所述第一介電層 的部分不含導電部件。 在上述半導體器件中，所述密封環電連接至所述導電插塞。 在上述半導體器件中，所述導電插塞延伸穿過所述第一工件中的淺溝槽隔離 (STI)區。 根據本專利技術的又一方面，還提供了一種形成半導體器件的方法，所述方法包括：提 供具有第一側和與所述第一側相對的第二側的第一工件，所述第一工件具有形成在所述第 一側上的第一介電層中的第一垂直堆疊的互連件；提供第二工件，所述第二工件具有形成 在所述第二工件的第三側上的第二介電層中的第二互連件；將所述第一工件接合至所述第 二工件，從而使得所述第一工件的所述第一側面對所述第二工件的所述第三側；在所述第 一工件的所述第二側上形成開口，所述開口延伸穿過所述第一垂直堆疊的互連件的至少兩 個互連件，所述開口暴露至少部分所述第二互連件；以及用導電材料填充所述開口。 在上述方法中，還包括：在將所述第一工件接合至所述第二工件之前，在所述第一 工件的所述第一側上形成第一接合層以及在所述第二工件的所述第三側上形成第二接合 層。 在上述方法中，所述開口具有從所述第二互連件延伸至所述第一垂直堆疊的互連 件的第一部分，以及延伸穿過所述第一垂直堆疊的互連件的至少兩個互連件的第二部分， 所述第一部分的寬度小于所述第二部分的寬度。 在上述方法中，所述第一垂直堆疊的互連件形成密封環，所述密封環具有環形形 狀，所述密封環封閉所述導電材料。 在上述方法中，所述密封環包括導線。 在上述方法中，所述密封環還包括導電通孔。【附圖說明】當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本專利技術的各方面。 應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚地 討論，各種部件的尺寸可以被任意增大或縮小。 圖1A至圖1D是根據一些實施例的兩個接合的工件之間的互連結構的制造期間的 各個處理步驟的截面圖。 圖1E示出了根據一些實施例的導線的各個頂視圖。 圖2至圖3H是根據一些實施例的兩個接合的工件之間的互連結構的截面圖。 圖4是根據一些實施例的示出在兩個接合的工件之間形成互連結構的方法的流 程圖。【具體實施方式】 應當理解，以下公開內容提供了許多用于實現所提供主題的不同特征的許多不同 實施例或實例。下面描述了組件和布置的具體實例以簡化本專利技術。當然，這些僅僅是實例， 而不旨在限制。例如，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部 件以直接接觸的方式形成的實施例，且也可以包括在第一部件和第二部件之間可以形成額 外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本專利技術可以在各 個實例中重復參考標號和字符。這種重復是為了簡化和清楚的目的，并且其本身并不表示 所論述的各個實施例和/或結構之間的關系。 另外，為便于描述，本文中可以使用諸如"在…之下"、"在…下方"、"下"、"在…之 上"、"上"等的空間相對術語，以描述如圖中所示的一本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：第一襯底，具有第一側和與所述第一側相對的第二側；第一垂直堆疊的互連件，形成在所述第一襯底的所述第一側上的相應的第一介電層內；第二襯底，具有第三側和與所述第三側相對的第四側，所述第一襯底的所述第一側面對所述第二襯底的所述第三側；第二互連件，形成在所述第二襯底的所述第三側上的相應的第二介電層內；以及導電插塞，從所述第一襯底的所述第二側延伸至所述第二互連件的第一導電部件，所述導電插塞延伸穿過所述第一垂直堆疊的互連件的至少兩個導電部件。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：蔡紓婷，林政賢，楊敦年，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣;71