一種低成本低損耗帶地補償的毫米波封裝結構制造技術

本發明專利技術公開了一種低成本低損耗帶地補償的毫米波封裝結構，封裝結構包括信號線補償網絡和地線諧振補償網絡兩個部分。信號線采用L-C-L的T型補償網絡，地線利用LC串聯諧振補償網絡。以上兩個補償網絡可進行獨立設計，降低封裝結構設計復雜度，大量減少設計時間。通過對PCB進行挖槽處理，控制槽深度，可將芯片嵌在PCB中，使芯片和PCB表面高度相同，減小綁定線的長度，提升封裝的帶寬，減小損耗。分開封裝結構PCB兩邊的地，減少地回流路徑，減少外界干擾。使用一種預先加寬微帶線的方法，減少因實際加工線寬誤差所帶來的性能影響。此外，本發明專利技術采用的多層層疊結構提供了多層PCB走線的選擇，方便實現芯片直流信號的引出。

【技術實現步驟摘要】

本專利技術涉及毫米波電路封裝結構，屬于毫米波封裝

技術介紹
隨著移動通信、衛星通信等方面的迅猛發展，對系統通信速率要求越來越高。由于毫米波頻段有著極為豐富的頻譜資源，毫米波通信變得越來越重要。在毫米波系統中最重要的就是射頻前端，它包括毫米波收發機和天線。毫米波收發機內部的模塊或者收發機和天線間需通過某種方式連接。作為一種簡單低成本的互連方案，綁定線封裝被廣泛使用。在毫米波頻段的應用中，綁定線等效為一個串聯的電感，它對系統的性能影響很大。在大部分設計中，芯片一般放置在印刷電路板PCB的表面，這通常會導致綁定線很長。從電路效果上來看，這等效為在電路的輸出端或者輸入端引入一個比較大的電感，導致阻抗不匹配，回波損耗變差，增加電路的損耗，最終影響系統性能。之前對毫米波電路的封裝大多是建立在多級濾波器的基礎上。在實際的設計過程中，由于需要優化的參數比較多，通常需要在仿真上花費大量的時間。而且，之前的封裝主要完成對信號線的補償，很少沒有涉及對地線的補償處理。在電路性能上，這會導致整個電路性能下降。此外，之前的大部分封裝在設計過程中較少考慮PCB加工誤差，這將會導致實際加工出來的產品性能與仿真不一致。
技術實現思路
專利技術目的:針對現有技術的上述缺點，本專利技術提出一種低成本低損耗帶地補償的毫米波封裝結構，可增加封裝結構的帶寬，降低插入損耗，減少外界干擾，減弱PCB加工時帶來的誤差所帶來的性能影響。此外，該專利技術還可有效加快設計時間。技術方案:一種低成本低損耗帶地補償的毫米波封裝結構，采用PCB的層疊結構，將第四層金屬和第三層金屬作為封裝結構主體，其第四層金屬上包括信號線補償網絡和地線諧振補償網絡；第三層金屬作為地層，為整個PCB板上的參考地，第三層金屬兩邊的地要隔開；在第二層金屬和第一層金屬分布直流和地的走線；其中，所述芯片需要嵌入到PCB開設的槽中，確保芯片表面高度和PCB表面高度一致。通過實現芯片表面和PCB表面處于同一高度，可減小綁定線的長度，增大封裝結構的帶寬，降低損耗。所述信號線補償網絡由綁定線電感、微帶線并聯電容、微帶線電感三部分構成，形成一個L-C-L的補償網絡；最后該補償網絡通過特征阻抗為50歐姆的微帶線引出。所述地線諧振補償網絡由綁定線電感、微帶線電容兩部分構成，形成一個LC串聯諧振網絡。割裂所述PCB兩邊的地，減少封裝結構中PCB地的回流路徑，減小外界干擾。預先加寬所述PCB中的微帶線，以減少工藝誤差帶來的影響。本專利技術包括信號線補償網絡和地線諧振補償網絡兩個部分。所述信號線補償網絡由三部分組成:與芯片連接的綁定線作為串聯電感、與綁定線相連的較寬微帶線作為并聯對地電容、較細的微帶線作為串聯電感；上述的三部分共同組成一個L-C-L的補償網絡；該補償網絡通過特征阻抗為50歐姆的微帶線引出。所述地線諧振補償網絡由兩部分組成:與芯片連接的綁定線作為串聯電感、與綁定線相連的微帶線作為串聯的對地電容；上述兩部分共同組成一個LC串聯諧振網絡。所述的兩個補償網絡可以分別進行獨立的設計，大大降低封裝結構設計的復雜度，減少設計時間。在實施過程中，為提高封裝的帶寬，進而降低損耗，需要減小綁定線的長度。為此，在封裝的層疊結構中，通過對PCB進行挖槽處理，將芯片嵌在PCB中，使芯片表面和PCB表面處于同一高度。為減少地回流路徑，降低外界干擾，連接在芯片兩邊的地在PCB設計過程中被割裂。為減少實際加工中所帶來的誤差，在PCB設計過程中，預先加寬了封裝中的微帶線。有益效果:1.本專利技術的信號線補償網絡由串聯的綁定線電感、微帶線并聯電容和串聯的微帶線電感組成，形成一個L-C-L的T型補償網絡，提升插入損耗及帶寬性能，降低設計復雜度；2.地線諧振補償網絡由串聯的綁定線電感以及串聯微帶線電容組成，兩者串聯諧振在工作頻率；3.可以分別對上述兩個補償網絡進行獨立地設計，降低設計的復雜度，減少設計時間；4.在封裝的層疊結構中，通過對PCB進行挖槽處理，將芯片嵌在PCB中，使芯片表面和PCB表面處于同一高度，減小綁定線的長度，提高封裝的帶寬，降低損耗；4.在PCB設計的過程中，割裂連接在芯片兩邊的地，從而減少地回流路徑，降低外界干擾；5.在PCB設計過程中，預先加寬封裝中的微帶線，從而減少實際加工所帶來的誤差影響。【附圖說明】圖1為本專利技術封裝結構圖；圖2為本專利技術封裝結構仿真回波損耗仿真圖；圖3為本專利技術封裝結構仿真插入損耗仿真圖；圖4為本專利技術PCB加工誤差示意圖。【具體實施方式】下面結合附圖對本專利技術做更進一步的解釋。如圖1所示，本專利技術的封裝結構制作在三層介質四層金屬組成的多層電路板上。其中第四層金屬作為封裝補償結構層，第三層金屬作為地，第二層和第一層金屬作為芯片直流路徑。為增加設計模型的準確度，將本封裝結構設計為背靠背的結構，即最中間是嵌入PCB的芯片，芯片兩邊由信號線補償網絡和地線諧振補償網絡所共同組成，其兩邊是特征阻抗為50歐姆的傳輸線。在第四層金屬表面，對中間的信號線而言，通過串聯綁定線電感、微帶線并聯電容和串聯微帶線電感，組成一個L-C-L的T型信號線補償網絡。對地線而言(分布在中間信號線上下兩邊)，我們實現了地線諧振補償網絡。它由串聯的綁定線電感和較寬的微帶線(作為串聯的對地電容)構成。兩個補償網絡可以分別進行獨立的設計，以減小需要優化的變量，縮短了設計的時間。該封裝結構中的芯片，為特征阻抗為50歐姆的硅基CPW線芯片。通過對PCB挖槽，將芯片嵌在PCB中，使芯片表面和PCB表面處于同一高度，減小綁定線的長度。在設計中，通過割裂芯片兩邊的地，可以減少地回流路徑，降低外界干擾。圖2、圖3分別為封裝結構的S參數仿真結果。圖2為其回波損耗的結果，其-10dB帶寬為45GHz-68.5GHz。對中心頻率60GHz而言，其相對帶寬為39.2%。圖3為插入損耗的仿真結果，其在整個帶寬內損耗比較小。在60GHz頻率下，封裝互聯結構本身的損耗僅為0.4dB左右。以上結果證明了本專利技術的有益效果。圖4為實際PCB加工后其切面的示意圖，其中W2為設計時的微帶線寬度。但在實際PCB加工中，因為PCB加工工藝導致矩形的微帶線最終變為梯形。微帶線的寬度變小為W1，因此需要預先加寬所設計的微帶線。即根據工藝特點，分別在微帶線兩邊各加一定量的補償寬度。【主權項】1.一種低成本低損耗帶地補償的毫米波封裝結構，其特征在于，采用PCB的層疊結構，將第四層金屬和第三層金屬作為封裝結構主體，其第四層金屬上包括信號線補償網絡和地線諧振補償網絡；第三層金屬作為地層，為整個PCB板上的參考地，第三層金屬兩邊的地要隔開，在第二層金屬和第一層金屬的芯片分布直流和地的走線；其中，所述芯片通過嵌入到PCB開設的槽中，使得芯片表面的高度和PCB表面高度一致。2.根據權利要求1所述的低成本低損耗帶地補償的毫米波封裝結構，其特征在于，所述信號線補償網絡由三部分組成:與芯片連接的綁定線作為串聯電感、與綁定線相連的較寬微帶線作為并聯對地電容、較細的微帶線作為串聯電感；上述的三部分共同組成一個L-C-L的補償網絡；該補償網絡通過特征阻抗為50歐姆的微帶線引出。3.根據權利要求1所述的低成本低損耗帶地補償的毫米波封裝結構，其特征在于，所述地線諧振補償網絡由兩部分組成:與芯片連接的綁本文檔來自技高網...

【技術保護點】
一種低成本低損耗帶地補償的毫米波封裝結構，其特征在于，采用PCB的層疊結構，將第四層金屬和第三層金屬作為封裝結構主體，其第四層金屬上包括信號線補償網絡和地線諧振補償網絡；第三層金屬作為地層，為整個PCB板上的參考地，第三層金屬兩邊的地要隔開，在第二層金屬和第一層金屬的芯片分布直流和地的走線；其中，所述芯片通過嵌入到PCB開設的槽中，使得芯片表面的高度和PCB表面高度一致。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李連鳴，夏海洋，張濤，崔鐵軍，
申請(專利權)人：東南大學，
類型：發明
國別省市：江蘇;32