半導體器件及其制造方法技術

本發明專利技術公開了半導體器件及其制造方法。半導體器件包括襯底以及形成在襯底上的MOS晶體管。MOS晶體管包括在襯底上形成的第一柵極絕緣層，在第一柵極絕緣層的一側形成并且厚度大于第一柵極絕緣層的第二柵極絕緣層，在第一柵極絕緣層和第二柵極絕緣層上形成的柵極，鄰近第一柵極絕緣層的源區，以及鄰近第二柵極絕緣層的漏區。

【技術實現步驟摘要】
【專利說明】
技術介紹
本專利技術涉及一種，更具體地，涉及一種包括M0S晶體管的。通常，諸如射頻(RF)器件的半導體器件可包括M0S晶體管。M0S晶體管可具有輕摻雜漏極(LDD)結構以改善由溝道長度縮減所造成的短溝道效應。進一步地，M0S晶體管可具有雙擴散漏極(DDD)結構以防止由LDD結構所造成的擊穿現象，并提高擊穿電壓。當射頻器件包括具有DDD結構的M0S晶體管時，射頻器件的擊穿電壓可得到提高。然而，射頻器件的截止頻率可能因柵極與低濃度雜質擴散區之間的寄生電容而降低。
技術實現思路
本專利技術提供一種提高了擊穿電壓和截止頻率的。根據請求保護的本專利技術的一方面，半導體器件可包括襯底和形成在襯底上的M0S晶體管。M0S晶體管可包括形成在襯底上的第一柵極絕緣層，形成在第一柵極絕緣層的一側并且厚度大于第一柵極絕緣層的第二柵極絕緣層，形成在第一柵極絕緣層和第二柵極絕緣層上的柵極，鄰近第一柵極絕緣層的源區，以及鄰近第二柵極絕緣層的漏區。根據一些示范實施方式，源區可具有輕摻雜漏極(LDD)結構。根據一些示范實施方式，漏區可具有雙擴散漏極(DDD)結構。根據一些示范實施方式，M0S晶體管可形成在襯底的低壓區上，包括厚度大于第二柵極絕緣層的高壓柵極絕緣層的高壓M0S晶體管可形成在襯底的高壓區上。根據一些示范實施方式，M0S晶體管可形成在襯底的高壓區上，包括厚度小于第一柵極絕緣層的低壓柵極絕緣層的低壓M0S晶體管可形成在襯底的低壓區上。根據一些示范實施方式，低壓柵極絕緣層可包括第三柵極絕緣層和第四柵極絕緣層。特別地，第四柵極絕緣層可形成在第三柵極絕緣層的一側，并且厚度大于第三柵極絕緣層，而小于第一柵極絕緣層。這時，低壓柵極可形成在第三和第四柵極絕緣層上。根據請求保護的本專利技術的另一方面，制造半導體器件的方法可包括在襯底上形成第一柵極絕緣層和第二柵極絕緣層。第二柵極絕緣層可設置在第一柵極絕緣層的一側，并且厚度大于第一柵極絕緣層。進一步地，該方法可包括在第一柵極絕緣層和第二柵極絕緣層上形成柵極，以及分別在襯底鄰近第一柵極絕緣層和第二柵極絕緣層的表面部分形成源區和漏區。根據一些示范實施方式，第一柵極絕緣層和第二柵極絕緣層可形成在襯底的低壓區上。根據一些示范實施方式，預備柵極絕緣層可形成在襯底的低壓區和高壓區上。根據一些示范實施方式，形成第一柵極絕緣層和第二柵極絕緣層可包括將氟離子注入到其上將形成第二柵極絕緣層的區域中，以及執行熱氧化工藝以形成第一柵極絕緣層和第二柵極絕緣層。根據一些示范實施方式，在執行熱氧化工藝之前，去除預備柵極絕緣層在低壓區上的部分。根據一些示范實施方式，厚度大于第二柵極絕緣層的高壓柵極絕緣層可通過熱氧化工藝形成在高壓區上。根據一些示范實施方式，源區可具有輕摻雜漏極(LDD)結構。根據一些示范實施方式，漏區可具有雙擴散漏極(DDD)結構。根據一些示范實施方式，第一柵極絕緣層和第二柵極絕緣層可形成在襯底的高壓區上。根據一些示范實施方式，形成第一柵極絕緣層和第二柵極絕緣層可包括將氟離子注入到其上將形成第二柵極絕緣層的區域中，執行第一熱氧化工藝以形成第一預備柵極絕緣層和厚度大于第一預備柵極絕緣層的第二預備柵極絕緣層，以及執行第二熱氧化工藝以形成第一柵極絕緣層和第二柵極絕緣層。根據一些示范實施方式，可在執行第二熱氧化工藝之前，去除第一預備柵極絕緣層通過第一熱氧化工藝形成在襯底的低壓區上的部分。根據一些示范實施方式，厚度小于第一柵極絕緣層的低壓柵極絕緣層可通過第二熱氧化工藝形成在低壓區上。根據一些示范實施方式，該方法可進一步包括在去除第一預備柵極絕緣層的所述部分之前，將氟離子注入到低壓區的一部分中。根據一些示范實施方式，第三柵極絕緣層和厚度大于第三柵極絕緣層的第四柵極絕緣層可通過第二熱氧化工藝形成在低壓區上。特別地，第四柵極絕緣層可形成在低壓區的所述部分上，并且厚度小于第一柵極絕緣層。【附圖說明】結合附圖，根據以下說明可更詳細地理解示范實施方式，其中:圖1為根據請求保護的本專利技術一示范實施方式的半導體器件的剖面圖。圖2至4為根據請求保護的本專利技術其他示范實施方式的半導體器件的剖面圖。圖5至10為制造如圖1所示的半導體器件的方法的剖面圖。圖11至17為制造如圖2所示的半導體器件的方法的剖面圖。圖18至25為制造如圖3所示的半導體器件的方法的剖面圖。圖26至31為制造如圖4所示的半導體器件的方法的剖面圖。雖然可對實施方式作出各種改型和替代形式，其細節已經由附圖中的實例示出，并會詳細說明。然而，須理解，其目的不是把本專利技術局限于描述的特定實施方式。相反，本專利技術涵蓋了所有落在本專利技術由所附權利要求限定的實質及范圍內的改型、等同方式、和替代形式。【具體實施方式】以下參照附圖更詳細地說明【具體實施方式】。然而，請求保護的本專利技術可以以不同的形式實施，不應解釋為局限于本文提出的實施方式。更確切地說，提供這些實施方式以便本公開是徹底且完整的，并且向本領域技術人員充分表達了請求保護的本專利技術的范圍。也應當認識到，當提及層、薄膜、區域或板在另一個“之上”時，它可以直接在另一個之上，或者也可以存在一個或多個介于其間的層、薄膜、區域或板。與此不同，也應當認識至IJ，當提及層、薄膜、區域或板“直接在另一個之上”時，它直接在另一個之上，并且不存在一個或多個介于其間的層、薄膜、區域或板。而且，盡管在請求保護的本專利技術的各種實施方式中使用了像是第一、第二和第三的術語來描述不同的組件、組分、區域和層，但其并不局限于這些術語。在以下描述中，技術術語僅用于解釋【具體實施方式】，而不是限制請求保護的本專利技術。除非在本文中另外定義，否則本文中使用的所有術語，包括技術或科技術語，可具有與本領域技術人員通常理解的相同的含義。一般而言，認為詞典中定義的術語應當具有與相關技術上下文含義相同的含義，并且，除非在本文中明確定義，否則不應理解為反常或過于正式的含義。參照請求保護的本專利技術理想的實施方式的示意圖來描述請求保護的本專利技術的實施方式。于是，圖形形狀的變化，例如，制造工藝和/或容許誤差的變化，是充分預期的。于是，請求保護的本專利技術的實施方式不會描述成局限于用圖形描述的區域的具體形狀，而是包括形狀的偏差，并且附圖描繪的區域也是完全示意的，他們的形狀并不代表準確的形狀，也不限制請求保護的本專利技術的范圍。圖1為根據請求保護的本專利技術一示范實施方式的半導體器件的剖面圖。參照圖1，根據請求保護的本專利技術一示范實施方式，半導體器件10可包括諸如硅晶圓的襯底102以及在襯底102上形成的M0S晶體管100。M0S晶體管100可包括在襯底102的有源區104上形成的第一柵極絕緣層120，在第一柵極絕緣層120—側形成并且厚度大于第一柵極絕緣層120的第二柵極絕緣層122，在第一柵極絕緣層120與第二柵極絕緣層122上形成的柵極130，在襯底102鄰近第一柵極絕緣層120的表面部分形成的源區140，以及在襯底102鄰近第二柵極絕緣層122的表面部分形成的漏區150。例如，源區140可具有輕摻雜漏極(LDD)結構，漏區150可具有雙擴散漏極(DDD)結構以提高半導體器件10的擊穿電壓。源區140可包括低濃度雜質區142和高濃度雜質區144，漏區150可包括低濃度雜質擴散區152和高濃度雜質擴散區154。特別地本文檔來自技高網...

【技術保護點】
半導體器件，包括：襯底；以及形成在所述襯底上的MOS晶體管，其中所述MOS晶體管包括：形成在所述襯底上的第一柵極絕緣層；形成在所述第一柵極絕緣層的一側并且厚度大于所述第一柵極絕緣層的第二柵極絕緣層；形成在所述第一柵極絕緣層和所述第二柵極絕緣層上的柵極；鄰近所述第一柵極絕緣層的源區；以及鄰近所述第二柵極絕緣層的漏區。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：金東昔，李政官，
申請(專利權)人：東部HITEK株式會社，
類型：發明
國別省市：韓國;KR