基于抗干擾的諧振式信號識別電路的電表應變控制系統技術方案

本發明專利技術公開了一種基于抗干擾的諧振式信號識別電路的電表應變控制系統，主要由信息采集單元，處理器，分析單元，信號歸類單元，信號確認單元，保護單元，選擇單元，以及顯示單元組成；其特征在于：在處理器與信號歸類單元之間還串接有諧振式信號識別電路，在信息采集單元與處理器之間串接有數字式應變電路，在信號歸類單元與信號確認單元之間還串接有抗干擾模擬時基電路。本發明專利技術的智能電表控制系統通過信號歸類單元和諧振式信號識別電路以及抗干擾模擬時基電路相結合能有效的確保用戶端的隱私信息不被泄露。

【技術實現步驟摘要】

本專利技術涉及電力設備
，具體是指一種基于抗干擾的諧振式信號識別電路的電表應變控制系統。
技術介紹
目前，隨著我國智能電網建設的不斷發展，人們對智能電表的需求也在大幅增長。然而，現有的智能電表，因其控制系統的不完善，容易導致用戶的詳細信息在不經意間泄露給電力公司，而這些信息的泄露可能會給消費者帶來嚴重的后果。因此，提供一種能確保用戶的隱私不被泄露的智能電表的控制系統則顯得優為重要。
技術實現思路
本專利技術的目的在于克服現有技術中電表容易泄露用戶隱私的缺陷，本專利技術提供一種基于抗干擾的諧振式信號識別電路的電表應變控制系統。本專利技術通過以下技術方案來實現:基于抗干擾的諧振式信號識別電路的電表應變控制系統，主要由處理器，信息采集單元，均與處理器相連接的分析單元和信號歸類單元，與信號歸類單元相連接的信號確認單元，均與信號確認單元相連接的保護單元和選擇單元，與選擇單元相連接的顯示單元，串接在信息采集單元與處理器之間的數字式應變電路，串接在信號歸類單元與信號確認單元之間的抗干擾模擬時基電路，以及串接在處理器與信號歸類單元之間的諧振式信號識別電路組成。所述諧振式信號識別電路由識別芯片U3，非門IC1，與非門IC2，與非門IC3，與非門IC4，三極管VT5，三極管VT6，三極管VT7，P極順次經電阻R24和二極管D14后與三極管VT6的基極相連接、N極與三極管VT5的基極相連接的二極管D12，P極經電阻R25后與三極管VT5的基極相連接、N極經電阻R23后作為諧振式信號識別電路的輸入端并與處理器相連接的二極管D13，正極與三極管VT5的基極相連接、負極與二極管D13的N極相連接的極性電容C12，正極經電阻R27后與三極管VT5的集電極相連接、負極經電阻R28后與三極管VT6的集電極相連接的極性電容C14，一端與極性電容C14的負極相連接、另一端與與非門IC4的正極相連接的電阻R31，負極與與非門IC4的負極相連接、正極順次經電阻R30和電阻R29后與三極管VT6的發射極相連接的極性電容C15，負極與識別芯片U3的VDD管腳相連接、正極經電阻R26后與三極管VT5的發射極相連接的極性電容C13，正極經電阻R32后與識別芯片U3的VDD管腳相連接、負極經電阻R35后與三極管VT7基極相連接的極性電容C16，P極與識別芯片U3的FB管腳相連接、N極經電阻R34后與與非門IC2的正極相連接的二極管D15，P極與與非門IC2的輸出端相連接、N極與與非門IC3的負極相連接的二極管D16，正極與三極管VT7的集電極相連接、負極經電阻R33后與與非門IC4的輸出端相連接的極性電容C17，以及正極與與非門IC3的輸出端相連接、負極作為諧振式信號識別電路的輸出端并與信號歸類單元相連接的極性電容C18組成；所述識別芯片U3的BD管腳與極性電容C14的正極相連接、其CS管腳與非門IC1的正向端相連接、其GND管腳接地；所述三極管VT6的基極與二極管D13的P極相連接；所述非門IC1的逆向端與與非門IC2的負極相連接；所述與非門IC3的正極與三極管VT7的發射極相連接；所極性電容C14的負極接地。所述抗干擾模擬時基電路由時基芯片U2，三極管VT3，三極管VT4，場效應管Q1，負極經電阻R18后與三極管VT3的發射極相連接、正極經電阻R15后與三極管VT4的集電極相連接的極性電容C9，正極經二極管D7后與極性電容C9的正極相連接、負極經電阻R13后接地的極性電容C7，N極與極性電容C9的負極相連接、P極經電阻R19后與三極管VT4的基極相連接的二極管Dll，N極與時基芯片U2的TR管腳相連接、P極經電阻R16后與極性電容C9的正極相連接的二極管D8，N極與時基芯片U2的R管腳相連接、P極順次經電阻R14和極性電容C8后與三極管VT4的集電極相連接的二極管D9，正極與三極管VT3的集電極相連接、負極與時基芯片U2的Q管腳相連接的極性電容C10，一端與時基芯片U2的THR管腳相連接、另一端與場效應管Q1的柵極相連接的電阻R20，P極與場效應管Q1的源極相連接、N極經電阻R21后與場效應管Q1的漏極相連接的二極管D10，以及正極經電阻R22后二極管D10的N極相連接、負極與接地的極性電容C11組成；所述時基芯片U2的CV管腳和DIS管腳均與三極管VT4的發射極相連接、其VC管腳與三極管VT3的基極相連接、其GND管腳接地；所述極性電容C7的負極作為抗干擾模擬時基電路的輸入端并與信號分類單元相連接；所述極性電容C11的正極作為抗干擾模擬時基電路的輸出端并與信號確認單元相連接。所述數字式應變電路由處理芯片U1，放大器P1，三極管VT1，三極管VT2，負極與三極管VT2的基極相連接、正極順次經電阻R2和二極管D1以及電阻R8后與處理芯片U1的VDD管腳相連接的極性電容C5，一端與三極管VT2的基極相連接、另一端與處理芯片U1的E0C管腳相連接的電阻R5，一端與極性電容C5的正極相連接的同時作為數字式應變單元的輸入端并與信息采集單元相連接、另一端與處理芯片U1的REF管腳相連接的電阻R3，負極接地、正極經電阻R4后與處理芯片U1的VDD管腳相連接的極性電容Cl，N極經電阻R6后與三極管VT2的發射極相連接、P極順次經電阻R7和二極管D4以及電阻R10后與處理芯片U1的OUT管腳相連接的二極管D3，正極與三極管VT2的集電極相連接、負極經電阻R1后與二極管D3的P極相連接的極性電容C2，正極與處理芯片U1的IN管腳相連接、負極接地的極性電容C6，N極經電感L后與處理芯片U1的VDD管腳相連接、P極與處理芯片U1的DIN管腳相連接的二極管D2，正極經電阻R9后與二極管D2的N極相連接、負極與三極管VT1的基極相連接的極性電容C3，正極與三極管VT1的發射極相連接、負極經二極管D5后與處理芯片U1的CS管腳相連接的極性電容C4，以及P極經電阻R11后與三極管VT1的集電極相連接、N極經電阻R12后與放大器P1的輸出端相連接的二極管D6組成；所述放大器P1的負極與處理芯片U1的OUT管腳相連接、其正極與極性電容C4的負極相連接、其輸出端作為數字式應變電路的輸出端并與處理器相連接；所述處理芯片U1的IN管腳與二極管D3的N極相連接，其GND管腳接地。進一步地，所述信號確認單元還連接有SIM單元；所述選擇單元上還連接有加密通道；為確保本專利技術的最佳使用效果，所述處理芯片U1為MAX1494集成芯片；所述時基芯片U2為KA555集成芯片；所述識別芯片U3為S0T-23-5集成芯片。本專利技術與現有技術相比具有以下優點及有益效果:(1)本專利技術的抗干擾模擬時基電路能有效的防止信號確認單元輸出的信號中的高頻干擾信號通過信號傳輸通道竄入選擇單元，從而提高了選擇單元工作的準確性，確保了用戶端的隱私信息不被泄露。(2)在本專利技術的諧振式信號識別電路的諧振狀態下，本智能電表控制系的電流總阻抗能達到極值，因此，該諧振式信號識別電路能將處理器傳輸的不同信息進行識別并分離，能防止用戶端的隱私被泄露。(3)本專利技術的數字式應變單元能將流經電表的不同負荷數據信息轉換為不同的信號電碼，從而有效確保了用戶端的隱私信息不被泄露。(4)本專利技術的信號歸類單元能將處理器轉換后生成的信號電波信息分解本文檔來自技高網...

【技術保護點】
基于抗干擾的諧振式信號識別電路的電表應變控制系統，主要由處理器，信息采集單元，均與處理器相連接的分析單元和信號歸類單元，與信號歸類單元相連接的信號確認單元，均與信號確認單元相連接的保護單元和選擇單元，以及與選擇單元相連接的顯示單元組成；其特征在于：在處理器與信號歸類單元之間還串接有諧振式信號識別電路，在信號歸類單元與信號確認單元之間還串接有抗干擾模擬時基電路，在信息采集單元與處理器之間還串接有數字式應變電路。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李考，
申請(專利權)人：成都聚匯才科技有限公司，
類型：發明
國別省市：四川;51