本發明專利技術涉及具有減小的柵極電荷的溝槽式MOSFET。溝槽式MOSFET設備(100)包括第一摻雜類型的半導體層(180)。MOS晶體管單元(110、120)處于半導體層內的第二摻雜類型的主體區(160)內。晶體管單元包括第一單元類型(110)，其包括提供第一柵電極(170)的第一溝槽，且第一源極區(150)形成于主體區內。第一柵電極與第一源極區電隔離。第二單元類型(120)具有提供第二柵電極(175)的第三溝槽，且第二源極區(150a)處于主體區內。導電構件(195)直接將第二柵電極、第一源極區和第二源極區連接在一起。
【技術實現步驟摘要】
本公開的實施例涉及溝槽式金屬氧化物場效應晶體管(MOSFET)。
技術介紹
自從出現了集成電路(1C)設備，縮小特征尺寸已經成為半導體設備中的趨勢。總體來說，更小的特征尺寸改善設備性能。證明這種改善的示例反映在存儲器設備容量的增加和微處理器的計算能力的增加。對于更高的包裝密度的追求也導致三維(3D)處理，其將過去處于設備上表面的組件向內放置在設備的主體中。這種處理的示例是硅通孔(TSV)和溝槽式金屬氧化物半導體場效應晶體管(MOSFET)一種溝槽式MOSFET設計(在本文中被稱為“平面柵極溝槽式MOSFET”)具有平面柵極結構、柵極疊層(gate stack)和溝槽之間的半導體表面內的源極和設備下表面上的漏極，其中所述平面柵極結構具有作為柵極疊層的兩側上的場板(有時稱為“RESURF”溝槽)的多晶硅填充溝槽。為了此專利申請，術語“RESURF”參考減小相鄰半導體區域內的電場的區域/材料進行理解。例如，RESURF區域可能是具有與相鄰半導體區域相反的導電類型的半導體區域。RESURF結構在Appels等人的“厚層高壓設備(Thin Layer High VoltageDevices)，，(Philips J, Res.351-13，1980)中描述。與平面柵極溝槽式MOSFET相比，溝槽式柵極MOSFET (有時簡稱為溝槽式MOSFET)包括溝槽式柵極結構，其是凹陷的且相對于半導體表面垂直取向。溝槽式柵極MOSFET的顯著特征是，其缺少結型場效晶體管(JFET)效果。在功率溝槽式MOSFET情況下，不管它是平面柵極溝槽式MOSFET還是溝槽式柵極MOSFET (統稱為“溝槽式MOSFET” )，在設備區域上布置物理和電氣并聯放置的多個晶體管單元是很常見的。溝槽式MOSFET的每一個單元具有三個單獨的電端子，即通常被短路到主體的源極、漏極和柵極。在開關應用中，溝槽式MOSFET處于接通狀態或斷開狀態，在接通狀態，電流在源極端子和漏極端子之間垂直地通過，在斷開狀態，在源級端子和漏極端子之間幾乎無電流通過。用于包括溝槽式MOSFET的MOSFET的接通和斷開的操作能夠通過柵電極和主體、源極以及漏極之間的等效電容器的組合的充電和放電來模擬。用來充電和放電這些電容器的時間決定了 MOSFET的開關速度。
技術實現思路
此概要用來以簡化的形式引入公開概念的簡要介紹，這些概念在下面包括附圖的【具體實施方式】中進一步描述。此概要不旨在限制所要求的主題的范圍。公開的實施例認識到，用于溝槽式金屬氧化物半導體場效應晶體管(MOSFET)的單元尺寸(cell pitch)的減小能夠實現更高的單元密度和減小的導通電阻(Rdson或Ron)，因此，這導致在設備運行期間功率損耗的減小。如本文所用，術語“溝槽式MOSFET”包括溝槽式柵極MOSFET和具有在柵極疊層兩側上的有源區域溝槽或RESURF溝槽的平面柵極MOSFET (下文稱為“平面柵極溝槽式MOSFET”)。此外，專利技術人發現，伴隨著提供的Rdson的減小，由于MOSFET固有的工序公差，隨著柵極和溝道區域之間的界面區域以及柵極和源極之間以及柵極和漏極之間的重疊區域的量逐漸增加，溝槽式MOSFET的電容(尤其是溝槽式柵極MOSFET的電容)增加溝道。在整個溝槽式MOSFET性能中，這種電容上的增加能夠極大地抵消單元尺寸的減小得到的Rdson的減小的優勢。在這種認識的情況下，本文描述的溝槽式MOSFET包括多個單元，所述多個單元具有包括第一晶體管單元類型(第一晶體管單元)的單元以及還具有非標準第二晶體管單元類型(第二晶體管單元)的單元，所述第一晶體管單元類型起到包括常規分離的源極、漏極和柵極的常規有源晶體管單元的作用，在第二晶體管單元類型中，柵極和源極有意短接(short)在一起，連同漏極起到二極管接法晶體管的作用，當各自單元結合時，二極管接法晶體管提供增強型溝槽式MOSFET設備性能。提供的性能改善對于平面柵極溝槽式MOSFET和溝槽式柵極MOSFET是顯著的，但已經發現，因為與平面柵極溝槽式MOSFET相比溝槽式柵極MOSFET具有較高柵極電荷(Qg)時，提供的性能改善對于溝槽式柵極MOSFET更顯著。在給定MOSFET設計中一起利用的第一晶體管單元與第二晶體管單元(其中柵極和源極被短路)的比通常取決于具體電路應用和目標，記住當柵極被短接到源極時，對整個MOSFET設備有少量Rdson損失。—個公開的方面涉及具有第一晶體管單元和第二晶體管單元的溝槽式M0SFET，其通過平衡設備Rdson和電容實現優越的性能。總體來說，溝槽式MOSFET設備包括源極上的多個源極接觸孔和柵電極上的多個柵極接觸孔，其中，對于二極管接法晶體管單元(第二晶體管單元)，柵極接觸孔和源極接觸孔通過連續的導電構件(諸如，摻雜多晶硅線路或金屬線路)短接。剩余的與常規有源晶體管單元(第一晶體管單元)關聯的柵極接觸孔通過第二個連續的導電構件(諸如，摻雜多晶硅線路或金屬線路)連接，并且它們的源極接觸孔通過第三連續的導電構件連接。第二和第三導電構件彼此不連接。采用這種布局，被短路到二極管接法晶體管的源極的二極管接法晶體管單元的柵極對溝槽式MOSFET的設備電容沒有貢獻。因此，包括這種公開的單元結構的溝槽式MOSFET設備提供電容的減小，這導致更快的開關速度。【附圖說明】現參考附圖，其不一定按比例繪制，其中:圖1根據一個示例實施例描述示例溝槽式柵極MOSFET的截面圖，其包括多個常規晶體管單元和二極管接法晶體管單元。圖2根據一個示例實施例描述示例平面柵極溝槽式M0SFET，其包括多個常規有源晶體管單元和二極管接法晶體管單元。圖3示出源自集成電路通用模擬程序(SPICE)模型的數據表，其用于模擬通過增加公開的二極管接法晶體管單元的不同百分比到用于Ron@4.5V、8.0V和10.0V的溝槽式柵極MOSFET設備得到的Rdson (示為Ron)、各種電容(C)和電荷(Q)效應。【具體實施方式】參考附圖描述示例實施例，其中，相同的標記用于指定類似或等價的元件。示出的行為或事件順序不應該當做限制性的，因為一些行為或事件可以以不同順序發生和/或與其他行為或事件同時發生。此外，根據本公開，一些示出的行為或事件可能不是實施方法所需要的。而且，在沒有進一步限定的情況下，本文中在電學上下文中使用的術語“耦合到”或“與……結合”(和類似的術語如“連接到”)旨在描述間接或直接電氣連接。因此，如果第一設備“耦合”到第二設備，則該連接能夠通過直接電氣連接，其中在通路中僅存在寄生現象，或通過經由包括其他設備和連接的中間項(intervening item)間接電氣連接。對于間接耦合，中間項通常不改變信號的信息，但可以調節其電流電平、電壓電平和/或功率電平。圖1描述示例溝槽式柵極MOSFET當前第1頁1 2 3 4 本文檔來自技高網...
【技術保護點】
一種溝槽式金屬氧化物半導體場效應晶體管設備，即溝槽式MOSFET設備，其包括：襯底，其包括第一摻雜類型的半導體層，多個MOS晶體管單元形成在所述半導體層中，包括在所述半導體層內的第二摻雜類型的主體區，所述多個MOS晶體管單元還包括：第一晶體管單元類型，即第一晶體管單元，其包括至少一個第一導體填充電介質內襯溝槽即第一溝槽以及形成在所述主體區內的所述第一摻雜類型的第一源極區，所述第一溝槽提供第一柵電極或所述第一柵電極處于所述第一溝槽和第二導體填充電介質內襯溝槽即第二溝槽之間的所述半導體層的半導體表面上，所述第一柵電極與所述第一源極區電隔離，以及第二晶體管單元類型，即第二晶體管單元，其鄰近所述第一晶體管單元，具有第三導體填充電介質內襯溝槽即第三溝槽以及形成在所述主體區內的所述第一摻雜類型的第二源極區，所述第三溝槽提供第二柵電極，或所述第二柵電極處于所述第三溝槽和第四導體填充電介質內襯溝槽即第四溝槽之間的所述半導體表面上，以及導電構件，其直接將所述第二柵電極、所述第一源極區和所述第二源極區連接在一起。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：T·E·格雷布斯，T·拉赫曼，C·B·考肯，
申請(專利權)人：德克薩斯儀器股份有限公司，
類型：發明
國別省市：美國;US
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。