可用于表面貼裝的高功率封裝結(jié)構(gòu)制造技術(shù)

本實(shí)用新型專利技術(shù)公開(kāi)了一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，包括：引線框架，該引線框架包括若干個(gè)管腳和焊盤，且該若干個(gè)管腳形成在焊盤的兩側(cè)；待封芯片，該待封芯片焊接在所述引線框架上；塑封層，所述塑封層形成并包覆于所述引線框架及待封芯片上；所述管腳的端部暴露在塑封層外面；所述管腳有四個(gè)，即單管腳和三管腳，所述單管腳與焊盤一體成型，并形成于焊盤的一側(cè)；所述三管腳并排形成于焊盤的另一側(cè)，且三管腳與焊盤均分離；所述焊盤上設(shè)置有一圓形通孔，該圓形通孔靠近單管腳的一側(cè)。本實(shí)用新型專利技術(shù)對(duì)該封裝結(jié)構(gòu)的管腳進(jìn)行改進(jìn)，使其在用于MOSFET產(chǎn)品封裝時(shí)，能有效減少源極寄生電感對(duì)器件開(kāi)關(guān)速度的影響，提高了效率。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及一種封裝結(jié)構(gòu)，尤其涉及一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，屬于半導(dǎo)體分立器件的封裝領(lǐng)域。
技術(shù)介紹
傳統(tǒng)通孔封裝的M0SFET產(chǎn)品，由于源極的驅(qū)動(dòng)連接和功率連接相同，源極鍵合引線的寄生電感會(huì)降低器件的開(kāi)關(guān)速度，增加開(kāi)關(guān)損耗，造成系統(tǒng)效率損失。在M0SFET關(guān)斷瞬態(tài)的電流下降過(guò)程中，源極的寄生電感會(huì)產(chǎn)生一定的電壓降，該壓降會(huì)抵消柵極電壓，從而降低了器件的關(guān)斷速度和驅(qū)動(dòng)能力。那么，最大限度地降低封裝源和電路板寄生的源極電感，是保證器件具有較高效率的關(guān)鍵要素。目前工藝上，除使用無(wú)線的SMD封裝可降低源極的寄生電感外，大功率半導(dǎo)體分立器件則可通過(guò)增加開(kāi)爾文源的方式來(lái)進(jìn)行有效隔離。而現(xiàn)有大功率分立器件的封裝結(jié)構(gòu)基本固定為二管腳或三管腳，限制了其內(nèi)部的集成度。
技術(shù)實(shí)現(xiàn)思路
為解決上述技術(shù)問(wèn)題，本技術(shù)提出了一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，其能有效減少源極電感對(duì)器件開(kāi)關(guān)速度的影響，提高器件功能的多樣性和可靠性。為了達(dá)到上述目的，本技術(shù)的技術(shù)方案如下:一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，包括:—引線框架，該引線框架包括若干個(gè)管腳和焊盤，且該若干個(gè)管腳形成在焊盤的兩側(cè)；—待封芯片，該待封芯片焊接在所述引線框架上；—塑封層，所述塑封層形成并包覆于所述引線框架及待封芯片上；所述管腳的端部暴露在塑封層外面；所述管腳有四個(gè)，即單管腳和三管腳，所述單管腳與焊盤一體成型，并形成于焊盤的一側(cè)；所述三管腳并排形成于焊盤的另一側(cè)，且三管腳與焊盤均分離；所述焊盤上設(shè)置有一圓形通孔，該圓形通孔靠近單管腳的一側(cè)。本技術(shù)對(duì)該封裝結(jié)構(gòu)的管腳進(jìn)行改進(jìn)，使其在用于M0SFET產(chǎn)品封裝時(shí)，能有效減少源極寄生電感對(duì)器件開(kāi)關(guān)速度的影響，提高了效率。本專利的三管腳中有一個(gè)管腳，即中間的管腳可用于多二極管共陽(yáng)/共陰封裝的一個(gè)極，可用于M0SFET封裝時(shí)的開(kāi)爾文源，能夠隔離源極寄生電感對(duì)柵極電壓的影響。作為優(yōu)選，所述單管腳和三管腳均經(jīng)過(guò)Z形折彎，且單管腳處于塑封層內(nèi)部的管腳根部增加倒角，使其寬度增加、橫截面較大，提高了該位置的電流容量。作為優(yōu)選，所述塑封層的背面形成有一金屬面。作為本封裝結(jié)構(gòu)的一種結(jié)構(gòu)，所述塑封層的正面為全塑封面，且所述金屬面暴露在塑封層的背面。作為本封裝結(jié)構(gòu)的另一種外形結(jié)構(gòu)，所述塑封層的正面和背面均為全塑封面，且所述金屬面被包裹在塑封層內(nèi)。作為優(yōu)選，所述塑封層的正面距離外露的管腳近，其背面距離外露的管腳遠(yuǎn)，且折彎后的三管腳底部高出與單管腳一體成型的焊盤Η高度，且Η為0-7mm，當(dāng)Η為0時(shí)，所述三管腳底部和與單管腳一體成型的焊盤處在同一水平面上。本技術(shù)的有益效果:本技術(shù)增加封裝結(jié)構(gòu)的管腳數(shù)量提高了器件的集成度，提升其功能的多樣性及可靠性，如該封裝可集成三個(gè)二極管芯片形成共陰或共陽(yáng)結(jié)構(gòu)。現(xiàn)有的管腳一般都為二個(gè)管腳或者三個(gè)管腳，本專利為四個(gè)管腳，為M0SFET產(chǎn)品封裝增加開(kāi)爾文源，有效隔離寄生的源極電感對(duì)驅(qū)動(dòng)電壓的影響，確保其開(kāi)關(guān)速度，提升了器件效率。【附圖說(shuō)明】圖1為本技術(shù)的內(nèi)部結(jié)構(gòu)示意圖；圖2為圖1的外形圖；圖3為圖1的俯視圖；圖4為圖3的外形圖；圖5為圖1的仰視圖圖6為圖5的一種封裝外形圖；圖7為圖5的另一種封裝外形圖；圖8為本技術(shù)引線框架的結(jié)構(gòu)示意圖；圖9為圖8的俯視圖；其中:1.引線框架，2.焊盤，3.待封芯片，4.塑封層，5.單管腳，6.三管腳，7.圓形通孔，8.金屬面。【具體實(shí)施方式】下面結(jié)合【具體實(shí)施方式】對(duì)本技術(shù)作進(jìn)一步詳細(xì)的說(shuō)明。如圖1至圖9所示，一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，包括:一引線框架1，該引線框架1包括若干個(gè)管腳和焊盤2，且該若干個(gè)管腳形成在焊盤2的兩側(cè)；一待封芯片3，該待封芯片3焊接在所述引線框架1上；—塑封層4，所述塑封層4形成并包覆于所述引線框架1及待封芯片3上；所述管腳的端部暴露在塑封層4外面；所述管腳有四個(gè)，即單管腳5和三管腳6，所述單管腳5與焊盤2 —體成型，并形成于焊盤2的一側(cè)；所述三管腳6并排形成于焊盤2的另一側(cè)，且三管腳6與焊盤2均分離；所述焊盤2上設(shè)置有一圓形通孔7，該圓形通孔7靠近單管腳5的一側(cè)。本技術(shù)對(duì)該封裝結(jié)構(gòu)的管腳進(jìn)行改進(jìn)，使其在用于M0SFET產(chǎn)品封裝時(shí)，能有效減少源極寄生電感對(duì)器件開(kāi)關(guān)速度的影響，提高了效率。本專利的三管腳中有一個(gè)管腳，即位于中間的管腳可用于多二極管共陽(yáng)/共陰封裝的一個(gè)極，可用于M0SFET封裝時(shí)的開(kāi)爾文源，能夠隔離源極寄生電感對(duì)柵極電壓的影響。所述單管腳5和三管腳6均經(jīng)過(guò)Z形折彎，且單管腳5處于塑封層4內(nèi)部的管腳根部增加倒角，使其寬度增加、橫截面較大，提高了該位置的電流容量。所述塑封層4的背面形成有一金屬面8。如圖6所示，作為本封裝結(jié)構(gòu)的一種結(jié)構(gòu)，所述塑封層4的正面為全塑封面，且所述金屬面8暴露在塑封層4的背面。如圖7所示，作為本封裝結(jié)構(gòu)的另一種外形結(jié)構(gòu)，所述塑封層4的正面和背面均為全塑封面，且所述金屬面8被包裹在塑封層4內(nèi)。所述塑封層4的正面距離外露的管腳近，其背面距離外露的管腳遠(yuǎn)，且折彎后的三管腳6底部高出與單管腳5 —體成型的焊盤Η高度，且Η為0mm-7mm，當(dāng)Η為0時(shí)，所述三管腳6底部和與單管腳5 —體成型的焊盤2處在同一水平面上。將上述的器件封裝好后形成分立器件，在用于M0SFET產(chǎn)品封裝時(shí)，能有效減少源極寄生電感對(duì)器件開(kāi)關(guān)速度的影響，提高了效率。同時(shí)，本技術(shù)增加封裝結(jié)構(gòu)的管腳數(shù)量提高了器件的集成度，提升其功能的多樣性及可靠性，如該封裝可集成三個(gè)二極管芯片形成共陰或共陽(yáng)結(jié)構(gòu)。【主權(quán)項(xiàng)】1.一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，包括: 一引線框架(1)，該引線框架(1)包括若干個(gè)管腳和焊盤(2)，且該若干個(gè)管腳形成在焊盤⑵的兩側(cè)； 一待封芯片(3)，該待封芯片(3)焊接在所述引線框架(1)上； 一塑封層(4)，所述塑封層(4)形成并包覆于所述引線框架(1)及待封芯片(3)上；所述管腳的端部暴露在塑封層(4)外面； 其特征在于，所述管腳有四個(gè)，即單管腳(5)和三管腳￠)，所述單管腳(5)與焊盤(2)一體成型，并形成于焊盤(2)的一側(cè)；所述三管腳(6)并排形成于焊盤(2)的另一側(cè)，且三管腳(6)與焊盤(2)均分離；所述焊盤(2)上設(shè)置有一圓形通孔(7)，該圓形通孔(7)靠近單管腳(5)的一側(cè)。2.根據(jù)權(quán)利要求1所述的可用于表面貼裝的高功率封裝結(jié)構(gòu)，其特征在于，所述單管腳(5)和三管腳(6)均經(jīng)過(guò)Z形折彎，且單管腳(5)處于塑封層(4)內(nèi)部的管腳根部增加倒角。3.根據(jù)權(quán)利要求2所述的可用于表面貼裝的高功率封裝結(jié)構(gòu)，其特征在于，所述塑封層(4)的背面形成有一金屬面(8)。4.根據(jù)權(quán)利要求3所述的可用于表面貼裝的高功率封裝結(jié)構(gòu)，其特征在于，所述塑封層(4)的正面為全塑封面，且所述金屬面(8)暴露在塑封層(7)的背面。5.根據(jù)權(quán)利要求3所述的可用于表面貼裝的高功率封裝結(jié)構(gòu)，其特征在于，所述塑封層(4)的正面和背面均為全塑封面，且所述金屬面(8)被包裹在塑封層(4)內(nèi)。6.根據(jù)權(quán)利要求2-5任一項(xiàng)所述的可用于表面貼裝的高功率封裝結(jié)構(gòu)，其特征在于，所述塑封層(4)的正面距離外露的管腳近，其背面距離外露的管腳遠(yuǎn)，且折彎后的三管腳(6)底部高出與單管腳(5) —體成型的焊盤(2)H高度，本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種可用于表面貼裝的高功率封裝結(jié)構(gòu)，包括：—引線框架(1)，該引線框架(1)包括若干個(gè)管腳和焊盤(2)，且該若干個(gè)管腳形成在焊盤(2)的兩側(cè)；—待封芯片(3)，該待封芯片(3)焊接在所述引線框架(1)上；—塑封層(4)，所述塑封層(4)形成并包覆于所述引線框架(1)及待封芯片(3)上；所述管腳的端部暴露在塑封層(4)外面；其特征在于，所述管腳有四個(gè)，即單管腳(5)和三管腳(6)，所述單管腳(5)與焊盤(2)一體成型，并形成于焊盤(2)的一側(cè)；所述三管腳(6)并排形成于焊盤(2)的另一側(cè)，且三管腳(6)與焊盤(2)均分離；所述焊盤(2)上設(shè)置有一圓形通孔(7)，該圓形通孔(7)靠近單管腳(5)的一側(cè)。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：許海東，
申請(qǐng)(專利權(quán))人：南京晟芯半導(dǎo)體有限公司，
類型：新型
國(guó)別省市：江蘇;32